Section 3.6  NAND and NOR Implementation    93
The procedure described in the previous example indicates that a Boolean function 
can be implemented with two levels of NAND gates. The procedure for obtaining the 
logic diagram from a Boolean function is as follows: 
 
1.   Simplify the function and express it in sum-of-products form.  
 
2.   Draw a NAND gate for each product term of the expression that has at least two 
literals. The inputs to each NAND gate are the literals of the term. This procedure 
produces a group of first-level gates.  
 
3.   Draw a single gate using the AND-invert or the invert-OR graphic symbol in the 
second level, with inputs coming from outputs of first-level gates.  
 
4.   A term with a single literal requires an inverter in the first level. However, if the 
single literal is complemented, it can be connected directly to an input of the second-
level NAND gate.    
Multilevel NAND Circuits 
The standard form of expressing Boolean functions results in a two-level implementation. 
There are occasions, however, when the design of digital systems results in gating structures 
with three or more levels. The most common procedure in the design of multilevel circuits 
is to express the Boolean function in terms of AND, OR, and complement operations. The 
function can then be implemented with AND and OR gates. After that, if necessary, it can 
be converted into an all-NAND circuit. Consider, for example, the Boolean function 
(CD B) + BC   
x
y
x
y
z
(b)
(a)
x
y
x
y
z
(c)
F
F
0
1
00
01
11
10
z
y
x
yz
x
0
1
1
xy
xy
z
1
1
1
1
m
4
m
5
m
7
m
6
m
0
m
1
m
3
m
2
F= xy′+ xy+ z
FIGURE 3.19 
Solution to  Example   3.9          
Pdf to powerpoint - C# Create PDF from PowerPoint Library to convert pptx, ppt to PDF in C#.net, ASP.NET MVC, WinForms, WPF
Online C# Tutorial for Creating PDF from Microsoft PowerPoint Presentation
how to change pdf file to powerpoint; copying image from pdf to powerpoint
Pdf to powerpoint - VB.NET Create PDF from PowerPoint Library to convert pptx, ppt to PDF in vb.net, ASP.NET MVC, WinForms, WPF
VB.NET Tutorial for Export PDF file from Microsoft Office PowerPoint
convert pdf into ppt online; changing pdf to powerpoint
94    Chapter 3  Gate-Level Minimization
Although it is possible to remove the parentheses and reduce the expression into a standard 
sum-of-products form, we choose to implement it as a multilevel circuit for illustration. The 
AND–OR implementation is shown in  Fig.   3.20   (a). There are four levels of gating in the 
circuit. The first level has two AND gates. The second level has an OR gate followed by an 
AND gate in the third level and an OR gate in the fourth level. A logic diagram with a pat-
tern of alternating levels of AND and OR gates can easily be converted into a NAND circuit 
with the use of mixed notation, shown in  Fig.   3.20   (b). The procedure is to change every AND 
gate to an AND-invert graphic symbol and every OR gate to an invert-OR graphic symbol. 
The NAND circuit performs the same logic as the AND–OR diagram as long as there are 
two bubbles along the same line. The bubble associated with input  B  causes an extra comple-
mentation, which must be compensated for by changing the input literal to    B′.     
The general procedure for converting a multilevel AND–OR diagram into an all-NAND 
diagram using mixed notation is as follows: 
 
1.   Convert all AND gates to NAND gates with AND-invert graphic symbols.  
 
2.   Convert all OR gates to NAND gates with invert-OR graphic symbols.  
 
3.   Check all the bubbles in the diagram. For every bubble that is not compensated 
by another small circle along the same line, insert an inverter (a one-input NAND 
gate) or complement the input literal.   
As another example, consider the multilevel Boolean function 
= (AB′+ AB)(CD′)   
(a) AND–OR gates 
(b) NAND gates
F
B
C
D
B
A
C
F
C
D
B
A
B
C
FIGURE 3.20 
Implementing    A(CDB) +BC          
Online Convert PowerPoint to PDF file. Best free online export
Online Powerpoint to PDF Converter. Download Free Trial. Then just wait until the conversion from Powerpoint to PDF is complete and download the file.
pdf picture to powerpoint; convert pdf to powerpoint with
RasterEdge XDoc.PowerPoint for .NET - SDK for PowerPoint Document
Able to view and edit PowerPoint rapidly. Convert. Convert PowerPoint to PDF. Convert PowerPoint to HTML5. Convert PowerPoint to Tiff. Convert PowerPoint to Jpeg
picture from pdf to powerpoint; change pdf to powerpoint on
Section 3.6  NAND and NOR Implementation    95
The AND–OR implementation of this function is shown in  Fig.   3.21   (a) with three levels 
of gating. The conversion to NAND with mixed notation is presented in Fig. 3.21(b) of 
the diagram. The two additional bubbles associated with inputs  C  and    D    cause these 
two literals to be complemented to    C′    and  D . The bubble in the output NAND gate 
complements the output value, so we need to insert an inverter gate at the output in 
order to complement the signal again and get the original value back. 
NOR Implementation 
The NOR operation is the dual of the NAND operation. Therefore, all procedures and 
rules for NOR logic are the duals of the corresponding procedures and rules developed 
for NAND logic. The NOR gate is another universal gate that can be used to implement 
any Boolean function. The implementation of the complement, OR, and AND operations 
with NOR gates is shown in  Fig.   3.22   . The complement operation is obtained from a one-
input NOR gate that behaves exactly like an inverter. The OR operation requires two NOR 
gates, and the AND operation is obtained with a NOR gate that has inverters in each input. 
The two graphic symbols for the mixed notation are shown in  Fig.   3.23   . The OR-invert 
symbol defines the NOR operation as an OR followed by a complement. The invert-AND 
symbol complements each input and then performs an AND operation. The two symbols 
designate the same NOR operation and are logically identical because of  DeMorgan’s 
theorem. 
F
A
B
A
B
C
D
(a) AND–OR gates
F
A
B
A
B
C
D
(b) NAND gates
FIGURE 3.21 
Implementing    = (AB′ +AB) (D′)          
C# WinForms Viewer: Load, View, Convert, Annotate and Edit
C#: Create PDF from PowerPoint; C#: Create PDF from Tiff; C#: Convert PDF to Word; C#: Convert PDF to Tiff; Convert Microsoft Office PowerPoint to PDF (.pdf).
convert pdf to powerpoint online; add pdf to powerpoint slide
How to C#: Overview of Using XDoc.PowerPoint
How to C#: Overview of Using XDoc.PowerPoint. Overview for How to Use XDoc.PowerPoint in C# .NET Programming Project. PowerPoint Conversion.
conversion of pdf to ppt online; adding pdf to powerpoint
96    Chapter 3  Gate-Level Minimization
A two-level implementation with NOR gates requires that the function be simplified 
into product-of-sums form. Remember that the simplified product-of-sums expression 
is obtained from the map by combining the 0’s and complementing. A product-of-sums 
expression is implemented with a first level of OR gates that produce the sum terms 
followed by a second-level AND gate to produce the product. The transformation from 
the OR–AND diagram to a NOR diagram is achieved by changing the OR gates to 
NOR gates with OR-invert graphic symbols and the AND gate to a NOR gate with an 
invert-AND graphic symbol. A single literal term going into the second-level gate must 
be complemented.  Figure   3.24    shows the NOR implementation of a function expressed 
as a product of sums: 
= (+B)(D)E   
The OR–AND pattern can easily be detected by the removal of the bubbles along the 
same line. Variable  E  is complemented to compensate for the third bubble at the input 
of the second-level gate. 
The procedure for converting a multilevel AND–OR diagram to an all-NOR diagram 
is similar to the one presented for NAND gates. For the NOR case, we must convert 
each OR gate to an OR-invert symbol and each AND gate to an invert-AND symbol. 
Any bubble that is not compensated by another bubble along the same line needs an 
inverter, or the complementation of the input literal. 
The transformation of the AND–OR diagram of  Fig.   3.21   (a) into a NOR diagram is 
shown in  Fig.   3.25   . The Boolean function for this circuit is 
= (AB′+ AB)(CD′)   
OR
x
y
x+ y
Inverter
x
x
x
y
AND
(x′ + y′)′ = xy
FIGURE 3.22 
Logic operations with NOR gates       
x
y
z
x
y
z
xyz′ = (xyz)′
(xy+ z)′
(a) OR-invert
(b) Invert-AND
FIGURE 3.23 
Two graphic symbols for the NOR gate       
C# HTML5 Viewer: Load, View, Convert, Annotate and Edit PowerPoint
Such as load and view PowerPoint without Microsoft Office software installed, convert PowerPoint to PDF file, Tiff image and HTML file, as well as add
pdf to powerpoint slide; convert pdf into powerpoint
C# powerpoint - Convert PowerPoint to PDF in C#.NET
C# PowerPoint - Convert PowerPoint to PDF in C#.NET. Online C# Tutorial for Converting PowerPoint to PDF (.pdf) Document. PowerPoint to PDF Conversion Overview.
image from pdf to powerpoint; how to add pdf to powerpoint
Section 3.7  Other Two-Level Implementations    97
The equivalent AND–OR diagram can be recognized from the NOR diagram by remov-
ing all the bubbles. To compensate for the bubbles in four inputs, it is necessary to 
complement the corresponding input literals.   
3.7    OTHER TWO-LEVEL IMPLEMENTATIONS 
The types of gates most often found in integrated circuits are NAND and NOR gates. 
For this reason, NAND and NOR logic implementations are the most important from 
a practical point of view. Some (but not all) NAND or NOR gates allow the possibility 
of a wire connection between the outputs of two gates to provide a specific logic func-
tion. This type of logic is called  wired logic.  For example, open-collector TTL NAND 
gates, when tied together, perform wired-AND logic. The wired-AND logic performed 
with two NAND gates is depicted in  Fig.   3.26   (a). The AND gate is drawn with the lines 
going through the center of the gate to distinguish it from a conventional gate. The 
wired-AND gate is not a physical gate, but only a symbol to designate the function 
obtained from the indicated wired connection. The logic function implemented by the 
circuit of  Fig.   3.26   (a) is 
= (AB)′
c
(CD)′= (AB CD)′ = (A′+ B′)(C′+ D′)   
and is called an AND–OR–INVERT function. 
A
B
C
D
E
F
FIGURE 3.24 
Implementing    = (AB)(D)E          
C
F
D
A
B
A
B
FIGURE 3.25 
Implementing    = (AB′ +AB)(D′)    with NOR gates       
VB.NET PowerPoint: Read, Edit and Process PPTX File
How to convert PowerPoint to PDF, render PowerPoint to SVG, transform PowerPoint to TIFF and convert PowerPoint to raster images with featured rendering
how to add pdf to powerpoint slide; pdf to ppt converter online
C# PDF Convert: How to Convert MS PPT to Adobe PDF Document
C#: Create PDF from PowerPoint; C#: Create PDF from Tiff; C#: Convert PDF to Word; C#: Convert PDF to Tiff; C# Tutorial: How to Convert PowerPoint to PDF.
how to change pdf to powerpoint; pdf conversion to powerpoint
98    Chapter 3  Gate-Level Minimization
Similarly, the NOR outputs of ECL gates can be tied together to perform a wired-OR 
function. The logic function implemented by the circuit of  Fig.   3.26   (b) is 
= (B)′ +(CD)′ =
3
(AB)(D)
4
′   
and is called an OR–AND–INVERT function. 
A wired-logic gate does not produce a physical second-level gate, since it is just a wire 
connection. Nevertheless, for discussion purposes, we will consider the circuits of  Fig.   3.26    
as two-level implementations. The first level consists of NAND (or NOR) gates and the 
second level has a single AND (or OR) gate. The wired connection in the graphic symbol 
will be omitted in subsequent discussions. 
Nondegenerate Forms 
It will be instructive from a theoretical point of view to find out how many two-level com-
binations of gates are possible. We consider four types of gates: AND, OR, NAND, and 
NOR. If we assign one type of gate for the first level and one type for the second level, we 
find that there are 16 possible combinations of two-level forms. (The same type of gate can 
be in the first and second levels, as in a NAND–NAND implementation.) Eight of these 
combinations are said to be  degenerate  forms because they degenerate to a single opera-
tion. This can be seen from a circuit with AND gates in the first level and an AND gate in 
the second level. The output of the circuit is merely the AND function of all input variables. 
The remaining eight  nondegenerate  forms produce an implementation in sum-of-products 
form or product-of-sums form. The eight  nondegenerate  forms are as follows:   
AND–OR 
OR–AND 
NAND–NAND 
NOR–NOR 
NOR–OR 
NAND–AND 
OR–NAND 
AND–NOR 
F=(AB+ CD)′ 
F=[(A+ B) (C+ D)]′
A
B
C
D
A
B
C
D
(a) Wired-AND in open-collector
TTL NAND gates.
(AND–OR–INVERT)
(b) Wired-OR in ECL gates
(OR–AND–INVERT)
FIGURE 3.26 
Wired logic      
(a)   Wired-AND logic with two NAND gates  
(b)   Wired-OR in emitter-coupled logic (ECL) gates     
Section 3.7  Other Two-Level Implementations    99
The first gate listed in each of the forms constitutes a first level in the implementation. 
The second gate listed is a single gate placed in the second level. Note that any two forms 
listed on the same line are duals of each other. 
The AND–OR and OR–AND forms are the basic two-level forms discussed in 
Section 3.4. The NAND–NAND and NOR–NOR forms were presented in Section 3.5. 
The remaining four forms are investigated in this section.  
AND–OR–INVERT Implementation 
The two forms, NAND–AND and AND–NOR, are equivalent and can be treated 
together. Both perform the AND–OR–INVERT function, as shown in  Fig.   3.27   . The 
AND–NOR form resembles the AND–OR form, but with an inversion done by the 
bubble in the output of the NOR gate. It implements the function 
= (AB CD E)′   
By using the alternative graphic symbol for the NOR gate, we obtain the diagram of 
Fig.   3.27   (b). Note that the single variable  E  is  not  complemented, because the only 
change made is in the graphic symbol of the NOR gate. Now we move the bubble from 
the input terminal of the second-level gate to the output terminals of the first-level gates. 
An inverter is needed for the single variable in order to compensate for the bubble. 
Alternatively, the inverter can be removed, provided that input  E  is complemented. The 
circuit of  Fig.   3.27   (c) is a NAND–AND form and was shown in  Fig.   3.26    to implement 
the AND–OR–INVERT function. 
An AND–OR implementation requires an expression in sum-of-products form. The 
AND–OR–INVERT implementation is similar, except for the inversion. Therefore, if the 
complement  of the function is simplified into sum-of-products form (by combining the 0’s 
in the map), it will be possible to implement    F′    with the AND–OR part of the function. 
When    F′    passes through the always present output inversion (the INVERT part), it will 
(a) AND–NOR
A
B
C
D
E
F
(b) AND–NOR
A
B
C
D
E
F
(c) NAND–AND
A
B
C
D
E
F
FIGURE 3.27 
AND–OR–INVERT circuits,    = (AB +CD +E)′          
100    Chapter 3  Gate-Level Minimization
generate the output  F  of the function. An example for the AND–OR–INVERT imple-
mentation will be shown subsequently.  
OR–AND–INVERT Implementation 
The OR–NAND and NOR–OR forms perform the OR–AND–INVERT function, as 
shown in  Fig.   3.28   . The OR–NAND form resembles the OR–AND form, except for the 
inversion done by the bubble in the NAND gate. It implements the function 
= 3(AB)(+D)E4′   
By using the alternative graphic symbol for the NAND gate, we obtain the diagram 
of  Fig.   3.28   (b). The circuit in Fig. 3.28(c) is obtained by moving the small circles from the 
inputs of the second-level gate to the outputs of the first-level gates. The circuit of  Fig. 
3.28   (c) is a NOR–OR form and was shown in  Fig.   3.26    to implement the OR–AND–
INVERT function. 
The OR–AND–INVERT implementation requires an expression in product-of-sums 
form. If the complement of the function is simplified into that form, we can implement 
F′    with the OR–AND part of the function. When    F′    passes through the INVERT part, 
we obtain the complement of    F′,    or  F , in the output.  
Tabular Summary and Example 
Table   3.2    summarizes the procedures for implementing a Boolean function in any one 
of the four 2-level forms. Because of the INVERT part in each case, it is convenient to 
use the simplification of    F    (the complement) of the function. When    F′    is implemented 
in one of these forms, we obtain the complement of the function in the AND–OR or 
OR–AND form. The four 2-level forms invert this function, giving an output that is the 
complement of    F′.    This is the normal output  F . 
(c) NOR–OR
A
B
C
D
E
F
(b) OR–NAND
A
B
C
D
E
F
(a) OR–NAND
A
B
C
D
E
F
FIGURE 3.28 
OR–AND–INVERT circuits,    =
3
(B)(+D)E
4
′          
Section 3.7  Other Two-Level Implementations    101
Table 3.2 
Implementation with Other Two-Level Forms 
Equivalent 
Nondegenerate Form 
Implements 
the 
Function 
Simplify 
F   
into 
To Get 
an Output 
of 
(a) 
(b)* 
AND–NOR 
NAND–AND 
AND–OR–INVERT 
Sum-of-products 
form by combining 
0’s in the map. 
 
OR–NAND 
NOR–OR 
OR–AND–INVERT 
Product-of-sums 
form by combining 
1’s in the map and 
thencomplementing. 
 
* Form (b) requires an inverter for a single literal term.       
EXAMPLE3.10 
Implement the function of  Fig.   3.29   (a) with the four 2-level forms listed in  Table   3.2   . 
The complement of the function is simplified into sum-of-products form by  combining 
the 0’s in the map: 
F′ =xxy′+ z   
The normal output for this function can be expressed as 
= (xxy′+ z)′   
which is in the AND–OR–INVERT form. The AND–NOR and NAND–AND imple-
mentations are shown in  Fig.   3.29   (b). Note that a one-input NAND, or inverter, gate is 
needed in the NAND–AND implementation, but not in the AND–NOR case. The 
inverter can be removed if we apply the input variable    z′    instead of  z.  
The OR–AND–INVERT forms require a simplified expression of the complement 
of the function in product-of-sums form. To obtain this expression, we first combine the 
1’s in the map: 
=xyz′ +xyz   
Then we take the complement of the function: 
F′= (yz)(x′ + y′+ z)   
102    Chapter 3  Gate-Level Minimization
The normal output  F  can now be expressed in the form 
=
3
(xz)(x′+ y′+ z)
4
′   
which is the OR–AND–INVERT form. From this expression, we can implement the 
function in the OR–NAND and NOR–OR forms, as shown in  Fig.   3.29   (c).    
0
1
00
01
11
10
z
y
x
yz
x
1
m
0
m
1
m
3
m
2
m
4
m
5
m
7
m
6
0
0
0
0
0
0
1
xyz
xyz
F = xyz + xyz
F = xy + xy + z
(a) Map simplification in sum of products
NAND–AND
x
y
x
y
z
F
AND–NOR
x
y
x
y
z
F
(b)F= (xyxy′+ z)′
(c)F= [(x+ yz)(x′+ y′+ z)]′ 
NOR–OR
OR–NAND
F
F
z
y
x
z
y
x
z
y
x
z
y
x
FIGURE 3.29 
Other two-level implementations       
Documents you may be interested
Documents you may be interested