Section 4.5  Binary Adder–Subtractor    133
implementation will require inverters for variables  B, C , and  D , and the second 
implementation will require inverters for variables  B  and  D . Thus, the three-level logic 
circuit requires fewer gates, all of which in turn require no more than two inputs.   
4.5    BINARY ADDER–SUBTRACTOR 
Digital computers perform a variety of information-processing tasks. Among the func-
tions encountered are the various arithmetic operations. The most basic arithmetic 
operation is the addition of two binary digits. This simple addition consists of four pos-
sible elementary operations:    0 0 + 0= 0, 0 0 + 1 =1, 1+ + 0 = 1,      and    1 1 + 1= 10.    The 
first three operations produce a sum of one digit, but when both augend and addend 
bits are equal to 1, the binary sum consists of two digits. The higher significant bit of this 
result is called a  carry . When the augend and addend numbers contain more significant 
digits, the carry obtained from the addition of two bits is added to the next higher order 
pair of significant bits. A combinational circuit that performs the addition of two bits is 
called a  half adder . One that performs the addition of three bits (two significant bits and 
a previous carry) is a  full adder . The names of the circuits stem from the fact that two 
half adders can be employed to implement a full adder. 
x
z
y
w
D
C+D
(C+D)′
CD
D
C
B
A
FIGURE 4.4 
Logic diagram for BCD-to-excess-3 code converter       
How to convert pdf to ppt - C# Create PDF from PowerPoint Library to convert pptx, ppt to PDF in C#.net, ASP.NET MVC, WinForms, WPF
Online C# Tutorial for Creating PDF from Microsoft PowerPoint Presentation
adding pdf to powerpoint; convert pdf into ppt
How to convert pdf to ppt - VB.NET Create PDF from PowerPoint Library to convert pptx, ppt to PDF in vb.net, ASP.NET MVC, WinForms, WPF
VB.NET Tutorial for Export PDF file from Microsoft Office PowerPoint
convert pdf into powerpoint online; embed pdf into powerpoint
134    Chapter 4  Combinational Logic
A binary adder–subtractor is a combinational circuit that performs the arithmetic 
operations of addition and subtraction with binary numbers. We will develop this 
circuit by means of a hierarchical design. The half adder design is carried out first, from 
which we develop the full adder. Connecting  n  full adders in cascade produces a binary 
adder for two  n -bit numbers. The subtraction circuit is included in a complementing 
circuit. 
Half Adder 
From the verbal explanation of a half adder, we find that this circuit needs two binary 
inputs and two binary outputs. The input variables designate the augend and addend 
bits; the output variables produce the sum and carry. We assign symbols  x  and  y  to the 
two inputs and  S  (for sum) and  C  (for carry) to the outputs. The truth table for the half 
adder is listed in  Table   4.3   . The  C  output is 1 only when both inputs are 1. The  S  output 
represents the least significant bit of the sum. 
The simplified Boolean functions for the two outputs can be obtained directly from 
the truth table. The simplified sum-of-products expressions are 
Sxyxy
Cxy   
The logic diagram of the half adder implemented in sum of products is shown in 
Fig.   4.5(a)   . It can be also implemented with an exclusive-OR and an AND gate as shown 
in  Fig.   4.5(b)   . This form is used to show that two half adders can be used to construct a 
full adder. 
x
y
x
y
x
y
S
C
x
y
S
C
(a) S xy′ + xy
xy
(b) S x ⊕ y
xy
FIGURE 4.5 
Implementation of half adder       
Table 4.3 
Half Adder 
x  
y  
C  
 
Online Convert PowerPoint to PDF file. Best free online export
Download Free Trial. Convert a PPTX/PPT File to PDF. Easy converting! We try to make it as easy as possible to convert your PPTX/PPT files to PDF.
image from pdf to ppt; how to add pdf to powerpoint
How to C#: Convert PDF, Excel, PPT to Word
How to C#: Convert PDF, Excel, PPT to Word. Online C# Tutorial for Converting PDF, MS-Excel, MS-PPT to Word. PDF, MS-Excel, MS-PPT to Word Conversion Overview.
image from pdf to powerpoint; pdf to powerpoint converter online
Section 4.5  Binary Adder–Subtractor    135
Full Adder 
Addition of n-bit binary numbers requires the use of a full adder, and the process of addi-
tion proceeds on a bit-by-bit basis, right to left, beginning with the least significant bit. After 
the least significant bit, addition at each position adds not only the respective bits of the 
words, but must also consider a possible carry bit from addition at the previous position. 
A full adder is a combinational circuit that forms the arithmetic sum of three bits. It 
consists of three inputs and two outputs. Two of the input variables, denoted by  x  and  y , 
represent the two significant bits to be added. The third input,  z , represents the carry from 
the previous lower significant position. Two outputs are necessary because the arithmetic 
sum of three binary digits ranges in value from 0 to 3, and binary representation of 2 or 3 
needs two bits. The two outputs are designated by the symbols  S  for sum and  C  for carry. 
The binary variable  S  gives the value of the least significant bit of the sum. The binary 
variable  C  gives the output carry formed by adding the input carry and the bits of the 
words. The truth table of the full adder is listed in  Table   4.4   . The eight rows under the input 
variables designate all possible combinations of the three variables. The output variables 
are determined from the arithmetic sum of the input bits. When all input bits are 0, the 
output is 0. The  S  output is equal to 1 when only one input is equal to 1 or when all three 
inputs are equal to 1. The  C  output has a carry of 1 if two or three inputs are equal to 1. 
The input and output bits of the combinational circuit have different interpretations 
at various stages of the problem. On the one hand, physically, the binary signals of the 
inputs are considered binary digits to be added arithmetically to form a two-digit sum 
at the output. On the other hand, the same binary values are considered as variables of 
Boolean functions when expressed in the truth table or when the circuit is implemented 
with logic gates. The maps for the outputs of the full adder are shown in  Fig.   4.6   . The 
simplified expressions are 
Sxyzxyz′+ xyz′+ xyz
Cxy +xz yz
The logic diagram for the full adder implemented in sum-of-products form is shown 
in  Fig.   4.7   . It can also be implemented with two half adders and one OR gate, as shown 
Table 4.4 
Full Adder 
x  
y  
z  
 
S  
How to C#: Convert Word, Excel and PPT to PDF
How to C#: Convert Word, Excel and PPT to PDF. Online C# Tutorial for Converting MS Office Word, Excel and PowerPoint to PDF. How to C#: Convert PPT to PDF.
how to change pdf to ppt on; how to convert pdf slides to powerpoint
C# PDF Convert: How to Convert MS PPT to Adobe PDF Document
C# PDF Convert: How to Convert MS PPT to Adobe PDF Document. Provide Free Demo Code for PDF Conversion from Microsoft PowerPoint in C# Program.
copying image from pdf to powerpoint; change pdf to powerpoint online
136    Chapter 4  Combinational Logic
in  Fig.   4.8   . The  S  output from the second half adder is the exclusive-OR of  z  and the 
output of the first half adder, giving 
Sz{1x{y2
z′1xy′+ xy2 + z1xy′+ xy2′
z′1xy′+ xy2 + z1xyxy′2
xyz′+ xyz′+ xyz xyz   
The carry output is
=z1xy′+ xy2 + xy xyxyz xy    
Binary Adder 
A binary adder is a digital circuit that produces the arithmetic sum of two binary num-
bers. It can be constructed with full adders connected in cascade, with the output carry 
from each full adder connected to the input carry of the next full adder in the chain. 
x
y
x
z
y
z
C
x
y
z
x
y
z
x
y
z
x
y
z
S
FIGURE 4.7 
Implementation of full adder in sum-of-products form       
0
1
00
01
11
10
x
yz
x
m
0
m
1
m
3
m
2
m
0
m
1
m
3
m
2
m
4
m
5
m
7
m
6
m
4
1
1
1
1
(a)Sxyz+xyz′ + xyz + xyz
(b)Cxy+xz + yz
0
00
01
11
10
y
x
yz
1
z
1
m
5
m
7
m
6
1
1
1
z
x
y
FIGURE 4.6 
K-Maps for full adder           
C# TIFF: Learn to Convert MS Word, Excel, and PPT to TIFF Image
PPTXDocument doc = new PPTXDocument(@"demo.pptx"); if (null == doc) throw new Exception("Fail to load PowerPoint Document"); // Convert PPT to Tiff.
convert pdf to powerpoint slides; convert pdf file to ppt online
VB.NET PowerPoint: Process & Manipulate PPT (.pptx) Slide(s)
VB.NET PowerPoint processing control add-on can do PPT creating, loading We are dedicated to provide powerful & profession imaging controls, PDF document, image
pdf to ppt converter online for large; convert pdf to editable ppt online
Section 4.5  Binary Adder–Subtractor    137
Addition of n-bit numbers requires a chain of n full adders or a chain of one-half adder 
and 9 1 full adders. In the former case, the input carry to the least significant position 
is fixed at 0.  Figure   4.9    shows the interconnection of four full-adder (FA) circuits to 
provide a four-bit binary ripple carry adder. The augend bits of  A  and the addend bits 
of  B  are designated by subscript numbers from right to left, with subscript 0 denoting 
the least significant bit. The carries are connected in a chain through the full adders. The 
input carry to the adder is    C
0
,    and it ripples through the full adders to the output carry 
C
4
.    The  S  outputs generate the required sum bits. An  n -bit adder requires  n  full adders, 
with each output carry connected to the input carry of the next higher order full adder. 
To demonstrate with a specific example, consider the two binary numbers    A= 1011    
and    =0011.    Their sum    S= 1110    is formed with the four-bit adder as follows:   
Subscript i: 
Input carry 
C
i
Augend 
A
i
Addend 
B
i
Sum 
S
i
Output carry 
C
i+1
The bits are added with full adders, starting from the least significant position (subscript 
0), to form the sum bit and carry bit. The input carry    C
0
in the least significant position 
must be 0. The value of    C
i+1
in a given significant position is the output carry of the full 
adder. This value is transferred into the input carry of the full adder that adds the bits 
one higher significant position to the left. The sum bits are thus generated starting from 
the rightmost position and are available as soon as the corresponding previous carry 
bit is generated. All the carries must be generated for the correct sum bits to appear at 
the outputs. 
The four-bit adder is a typical example of a standard component. It can be used in 
many applications involving arithmetic operations. Observe that the design of this circuit 
x
y
z
S
C
x y
xy
(x y)z+ xy
(x y)⊕ z
(x y)z
FIGURE 4.8 
Implementation of full adder with two half adders and an OR gate       
VB.NET PowerPoint: Convert & Render PPT into PDF Document
VB.NET PowerPoint - Render PPT to PDF in VB.NET. How to Convert PowerPoint Slide to PDF Using VB.NET Code in .NET. Visual C#. VB.NET. Home > .NET Imaging SDK >
convert pdf into ppt online; images from pdf to powerpoint
VB.NET PowerPoint: Read & Scan Barcode Image from PPT Slide
VB.NET PPT PDF-417 barcode scanning SDK to detect PDF-417 barcode image from PowerPoint slide. VB.NET APIs to detect and decode
how to change pdf to powerpoint slides; how to convert pdf to ppt
138    Chapter 4  Combinational Logic
by the classical method would require a truth table with    2
9
= 512    entries, since there 
are nine inputs to the circuit. By using an iterative method of cascading a standard func-
tion, it is possible to obtain a simple and straightforward implementation.  
Carry Propagation 
The addition of two binary numbers in parallel implies that all the bits of the augend 
and addend are available for computation at the same time. As in any combinational 
circuit, the signal must propagate through the gates before the correct output sum is 
available in the output terminals. The total propagation time is equal to the propagation 
delay of a typical gate, times the number of gate levels in the circuit. The longest propa-
gation delay time in an adder is the time it takes the carry to propagate through the full 
adders. Since each bit of the sum output depends on the value of the input carry, the 
value of    S
i
at any given stage in the adder will be in its steady-state final value only after 
the input carry to that stage has been propagated. In this regard, consider output    S
3
in 
Fig.   4.9   . Inputs    A
3
and    B
3
are available as soon as input signals are applied to the adder. 
However, input carry    C
3
does not settle to its final value until    C
2
is available from the 
previous stage. Similarly,    C
2
has to wait for    C
1
and so on down to    C
0
.    Thus, only after 
the carry propagates and ripples through all stages will the last output    S
3
and carry    C
4
settle to their final correct value. 
The number of gate levels for the carry propagation can be found from the circuit 
ofthe full adder. The circuit is redrawn with different labels in  Fig.   4.10    for convenience. 
The input and output variables use the subscript  i  to denote a typical stage of the adder. 
The signals at    P
i
and    G
i
settle to their steady-state values after they propagate through 
their respective gates. These two signals are common to all half adders and depend on 
only the input augend and addend bits. The signal from the input carry    C
i
to the output 
carry    C
i+1
propagates through an AND gate and an OR gate, which constitute two gate 
levels. If there are four full adders in the adder, the output carry    C
4
would have 
2 * 4= 8    gate levels from    C
0
to    C
4
.    For an  n -bit adder, there are 2 n  gate levels for the 
carry to propagate from input to output. 
B
3
C
4
S
3
A
3
FA
B
2
C
3
S
2
A
2
FA
B
1
C
2
S
1
A
1
FA
B
0
C
1
S
0
A
0
FA
C
0
FIGURE 4.9 
Four-bit adder       
Section 4.5  Binary Adder–Subtractor    139
The carry propagation time is an important attribute of the adder because it limits 
the speed with which two numbers are added. Although the adder—or, for that matter, 
any combinational circuit—will always have some value at its output terminals, the 
outputs will not be correct unless the signals are given enough time to propagate through 
the gates connected from the inputs to the outputs. Since all other arithmetic operations 
are implemented by successive additions, the time consumed during the addition process 
is critical. An obvious solution for reducing the carry propagation delay time is to 
employ faster gates with reduced delays. However, physical circuits have a limit to their 
capability. Another solution is to increase the complexity of the equipment in such a 
way that the carry delay time is reduced. There are several techniques for reducing the 
carry propagation time in a parallel adder. The most widely used technique employs the 
principle of  carry   lookahead logic . 
Consider the circuit of the full adder shown in  Fig.   4.10   . If we define two new binary 
variables 
P
i
A
i
{B
i
G
i
A
i
B
i
the output sum and carry can respectively be expressed as 
S
i
P
i
{C
i
C
i+1
G
i
P
i
C
i
G
i
is called a  carry generate , and it produces a carry of 1 when both    A
i
and    B
i
are 1, 
regardless of the input carry    C
i
P
i
is called a  carry propagate , because it determines 
whether a carry into stage  i  will propagate into stage    + 1    (i.e., whether an assertion of 
C
i
will propagate to an assertion of    C
i+1
). 
We now write the Boolean functions for the carry outputs of each stage and substitute 
the value of each    C
i
from the previous equations: 
C
0
= input carry
C
1
G
0
+P
0
C
0
S
i
C
i+1
A
i
P
i
P
i
C
i
G
i
G
i
Half adder
Half adder
B
i
C
i
P
i
⊕ C
i
FIGURE 4.10 
Full adder with  P  and  G  shown       
140    Chapter 4  Combinational Logic
C
2
G
1
P
1
C
1
G
1
P
1
1G
0
P
0
C
0
2 = G
1
P
1
G
0
P
1
P
0
C
0
C
3
G
2
P
2
C
2
G
2
P
2
G
1
P
2
P
1
G
0
P
2
P
1
P
0
C
0
Since the Boolean function for each output carry is expressed in sum-of-products form, 
each function can be implemented with one level of AND gates followed by an OR gate 
(or by a two-level NAND). The three Boolean functions for    C
1
C
2
,    and    C
3
are imple-
mented in the carry lookahead generator shown in  Fig.   4.11   . Note that this circuit can 
add in less time because    C
3
does not have to wait for    C
2
and    C
1
to propagate; in fact,    C
3
is propagated at the same time as    C
1
and    C
2
.    This gain in speed of operation is achieved 
at the expense of additional complexity (hardware). 
The construction of a four-bit adder with a carry lookahead scheme is shown in  Fig.  4.12   . 
Each sum output requires two exclusive-OR gates. The output of the first exclusive-OR 
gate generates the    P
i
variable, and the AND gate generates the    G
i
variable. The carries 
are propagated through the carry lookahead generator (similar to that in  Fig.   4.11   ) and 
applied as inputs to the second exclusive-OR gate. All output carries are generated after 
C
3
C
2
C
1
P
2
G
2
P
1
G
1
P
0
G
0
C
0
FIGURE 4.11 
Logic diagram of carry lookahead generator       
Section 4.5  Binary Adder–Subtractor    141
a delay through two levels of gates. Thus, outputs    S
1
through    S
3
have equal propagation 
delay times. The two-level circuit for the output carry    C
4
is not shown. This circuit can 
easily be derived by the equation-substitution method. 
Binary Subtractor 
The subtraction of unsigned binary numbers can be done most conveniently by means 
of complements, as discussed in Section 1.5. Remember that the subtraction    AB    can 
be done by taking the 2’s complement of  B  and adding it to  A . The 2’s complement can 
be obtained by taking the 1’s complement and adding 1 to the least significant pair of 
bits. The 1’s complement can be implemented with inverters, and a 1 can be added to 
the sum through the input carry. 
B
3
P
3
G
3
P
2
G
2
P
1
G
1
P
0
G
0
C
0
A
3
P
3
C
3
C
4
S
3
C
4
P
2
C
2
S
2
P
1
C
1
S
1
P
0
S
0
B
2
A
2
B
1
A
1
B
0
A
0
C
0
Carry
Lookahead
Generator
FIGURE 4.12 
Four-bit adder with carry lookahead       
142    Chapter 4  Combinational Logic
The circuit for subtracting    B    consists of an adder with inverters placed between 
each data input  B  and the corresponding input of the full adder. The input carry    C
0
must 
be equal to 1 when subtraction is performed. The operation thus performed becomes  A , 
plus the 1’s complement of  B , plus 1. This is equal to  A  plus the 2’s complement of  B . 
For unsigned numbers, that gives    -B    if    Ú Ú B    or the 2’s complement of    1BA2    
if    6B.    For signed numbers, the result is    AB,    provided that there is no overflow. 
(See Section 1.6.) 
The addition and subtraction operations can be combined into one circuit with one 
common binary adder by including an exclusive-OR gate with each full adder. A four-bit 
adder–subtractor circuit is shown in  Fig.   4.13   . The mode input  M  controls the operation. 
When    = 0,    the circuit is an adder, and when    = 1,    the circuit becomes a subtractor. 
Each exclusive-OR gate receives input  M  and one of the inputs of  B . When    =0,    we 
have    B{0= B.    The full adders receive the value of  B , the input carry is 0, and the 
circuit performs  A  plus  B . When    = 1,    we have    B{1 1 = B    and    C
0
= 1.    The  B  inputs 
are all complemented and a 1 is added through the input carry. The circuit performs the 
operation  A  plus the 2’s complement of  B . (The exclusive-OR with output  V  is for 
detecting an overflow.) 
It is worth noting that binary numbers in the signed-complement system are added 
and subtracted by the same basic addition and subtraction rules as are unsigned num-
bers. Therefore, computers need only one common hardware circuit to handle both types 
of arithmetic. The user or programmer must interpret the results of such addition or 
subtraction differently, depending on whether it is assumed that the numbers are signed 
or unsigned.  
B
3
C
4
C
V
S
3
A
3
FA
B
2
C
3
S
2
A
2
FA
B
1
C
2
S
1
A
1
FA
B
0
C
1
S
0
A
0
FA
C
0
M
FIGURE 4.13 
Four-bit adder–subtractor (with overflow detection)       
Documents you may be interested
Documents you may be interested