Section 10.7  Symbols for Counters    503
the symbol  CT  = 0. Since the count input does not go to the clock inputs of all flip‐flops, 
it has no  C 1 label and, instead, the symbol + is used to indicate a count‐up operation. 
The dynamic symbol next to the + together with the polarity symbol along the input 
line signify that the count is affected with a negative‐edge transition of the input signal. 
The bit grouping from 0 to 2 in the output represents values for the weights to the 
power of 2. Thus, 0 represents the value of 2 
0
= 1 and 2 represents the value 2 
2
= 4.  
The standard graphic symbol for the four‐bit counter with parallel load, IC type 74161, 
is shown in  Fig.   10.14   . The qualifying symbol for a synchronous counter is  CTR  followed 
by the symbol  DIV 16 (divide by 16), which gives the cycle length of the counter. There 
is a single load input at pin 9 that is split into the two modes,  M 1 and  M 2.  M 1 is active 
when the load input at pin 9 is low and  M 2 is active when the load input at pin 9 is high. 
M 1 is recognized as active low from the polarity indicator along its input line. The count‐
enable inputs use the  G  dependencies.  G 3 is associated with the  T  input and  G 4 with 
the  P  input of the count enable. The label associated with the clock is  
C5>2, 3, 4+    
This means that the circuit counts up (the + symbol) when  M 2,  G 3, and  G 4 are active 
(load = 1,  ENT  = 1, and  ENP  = 1) and the clock in  C 5 goes through a positive transition. 
This condition is specified in the function table of the 74161 listed in Fig. 9.15. The paral-
lel inputs have the label 1, 5 D,  meaning that the  D  inputs are active when  M 1 is active 
(load = 0) and the clock goes through a positive transition. The output carry is designated 
by the label 
3CT =15   
This is interpreted to mean that the output carry is active (equal to 1) if  G 3 is active 
ENT  = 1) and the content ( CT ) of the counter is 15 (binary 1111). Note that the outputs 
 FIGURE 10.13  
Graphic symbol for ripple counter, IC type 7493       
QA
QB
QC
QD
RCTR
R1
R2
12
9
8
11
0
2
CT
A
14
1
2
3
&
CT= 0
DIV2
DIV8
+
+
B
How to change pdf to powerpoint format - C# Create PDF from PowerPoint Library to convert pptx, ppt to PDF in C#.net, ASP.NET MVC, WinForms, WPF
Online C# Tutorial for Creating PDF from Microsoft PowerPoint Presentation
convert pdf document to powerpoint; how to convert pdf to powerpoint
How to change pdf to powerpoint format - VB.NET Create PDF from PowerPoint Library to convert pptx, ppt to PDF in vb.net, ASP.NET MVC, WinForms, WPF
VB.NET Tutorial for Export PDF file from Microsoft Office PowerPoint
convert pdf to powerpoint online no email; how to convert pdf into powerpoint on
504    Chapter 10  Standard Graphic Symbols
have an in verted  L  symbol, indicating that all the flip‐flops are of the master–slave type. 
The polarity symbol in the  C 5 input designates an inverted pulse for the input clock. 
This means that the master is triggered on the negative transition of the clock pulse and 
the slave changes state on the positive transition. Thus, the output changes on the posi-
tive transition of the clock pulse. It should be noted that IC type 74LS161 (low‐power 
Schottky version) has positive‐edge‐ triggered flip‐flops.  
10.8    SYMBOL FOR RAM 
The standard graphic symbol for the random‐access memory (RAM) 74189 is shown 
in  Fig.   10.15   . The numbers 16 * 4 that follow the qualifying symbol RAM designate 
the number of words and the number of bits per word. The common control block is 
shown with four address lines and two control inputs. Each bit of the word is shown in 
a separate section with an input and output data line. The address dependency  A  is 
used to identify the address inputs of the memory. Data inputs and outputs affected 
by the address are labeled with the letter  A . The bit grouping from 0 through 3 provides 
the binary address that ranges from  A 0 through  A 15. The inverted triangle signifies 
three‐state outputs. The polarity symbol specifies the inversion of the outputs. 
The operation of the memory is specified by means of the dependency notation. The 
RAM graphic symbol uses four dependencies: A (address),  G  (AND),  EN  (enable), and 
C  (control). Input  G 1 is to be considered ANDed with 1 EN  and 1 C 2 because  G 1 has a 
1 after the letter  G  and the other two have a 1 in their label. The  EN  dependency is used 
 FIGURE 10.14  
Graphic Symbol for 4‐Bit Binary Counter with Parallel Load, IC Type 74161       
3CT= 15
CT= 0
Clear
Clock
Load
ENT
ENP
A
B
C
D
QA
QB
QC
QD
[1]
[2]
[4]
[8]
1, 5D
M1
G3
G4
C5/2, 3, 4 +
M2
15
Output carry
1
9
10
7
2
4
5
6
3
13
12
11
14
CTR DIV16
How to C#: File Format Support
Document; Remove Password from PDF; Change PDF Permission Settings. Home ›› XDoc.PowerPoint ›› C# PowerPoint: File Format PDF in C#, C# convert PDF to HTML
change pdf to powerpoint on; convert pdf file to powerpoint
C# PDF Convert to Images SDK: Convert PDF to png, gif images in C#
An attempt to load a program with an incorrect format", please check your configure as follows: You can also directly change PDF to Gif image file in C# program
convert pdf to powerpoint slide; convert pdf into ppt
Problems    505
to identify an enable input that controls the data outputs. The dependency  C 2 controls 
the  inputs as indicated by the 2 D  label. Thus, for a write operation, we have the  G 1 and 
C 2 dependency ( CS  = 0), the  C 2 and 2 D  dependency ( WE  = 0), and the Adependency, 
which specifies the binary address in the four address inputs. For a read operation, we 
have the  G 1 and 1 EN  dependencies ( CS  = 0,  WE  = 1) and the A dependency for the 
outputs. The interpretation of these dependencies results in the operation of the memory 
as listed in the function table of the 74189 RAM (see Web Search Topics).    
PROBLEMS 
 
10.1 
Figure 9.1 shows various small‐scale integration circuits with pin assignment. Using this 
information, draw the rectangular‐shaped graphic symbols for the 7400, 7404, and 7486 ICs.   
 
10.2 
Define the following in your own words: 
(a)   Positive and negative logic.   
(b)   Active high and active low.  
(c)   Polarity indicator.   
(d)   Dynamic indicator.  
(e)   Dependency notation.     
 
10.3 
Show an example of a graphic symbol that has the three Boolean dependencies— G,   V 
and  N . Draw the equivalent interpretation.   
 
10.4 
Draw the graphic symbol of a BCD‐to‐decimal decoder. This is similar to a decoder with 
4 inputs and 10 outputs.   
FIGURE 10.15  
Graphic symbol for 16×4 RAM, IC type 74189       
4
6
10
12
7
9
11
5
S1
S2
S3
S4
RAM 16 × 4
0
2
15
14
13
2
1
3
A0
A1
A2
A3
D1
D2
D3
D4
CS
WE
G1
1EN [READ]
1C2 [WRITE]
A
A, 2D
A
0
15
VB.NET PDF Convert to Tiff SDK: Convert PDF to tiff images in vb.
NET control to batch convert PDF documents to Tiff format in Visual Basic. Qualified Tiff files are exported with high resolution in VB.NET.
how to convert pdf file to powerpoint presentation; convert pdf pages to powerpoint slides
How to C#: File Format Support
Split PDF Document; Remove Password from PDF; Change PDF Permission Settings. VB.NET How-to, VB.NET PDF, VB.NET Word, VB.NET Excel, VB.NET PowerPoint, VB.NET
how to convert pdf to ppt online; convert pdf to powerpoint online
506    Chapter 10  Standard Graphic Symbols
Bidirectional shift register
Three-state inverter
Three-state buffer
Universal shift register
7483 adder
74151 multiplexer
74155 decoder
74157 multiplexer
7476 flip-flop
7474 flip-flop
74161 flip-flop
74194 shift register
74175 quad flip-flops
74195 shift register
7494 counter
74161 counter
74LS161 flip-flop
74189 RAM
BCD-to-decimal decoder
Random access memory
10.5 
Draw the graphic symbol for a binary‐to‐octal decoder with three enable inputs,  E 1,  E 2, 
and  E 3. The circuit is enabled if  E 1 
1,  E 2
0, and  E 3
0 (assuming positive logic).   
 
10.6 
Draw the graphic symbol of dual 4‐to‐1‐line multiplexers with common selection inputs 
and a separate enable input for each multiplexer.   
 
10.7 
Draw the graphic symbol for the following flip‐flops: 
(a)   Negative‐edge‐triggered  D  flip‐flop.   
(b)   Master–slave  RS  flip‐flop.  
(c)   Positive‐edge‐triggered  T  flip‐flop.     
 
10.8 
Explain the function of the common control block when used with the standard graphic 
symbols.   
 
10.9 
Draw the graphic symbol of a four‐bit register with parallel load using the label  M 1 for 
the load input and  C 2 for the clock.   
 
10.10   Explain all the symbols used in the standard graphic diagram of  Fig.   10.12   .   
 
10.11   Draw the graphic symbol of an up–down synchronous binary counter with mode input 
(for up or down) and count‐enable input with  G  dependency. Show the output carries 
for the up count and the down count.   
 
10.12   Draw the graphic symbol of a 256 * 1 RAM. Include the symbol for three‐state outputs.    
REFERENCES 
 
1. 
IEEE Standard Graphic Symbols for Logic Functions  (ANSI/IEEE Std. 91‐1984). 1984. 
New York: Institute of Electrical and Electronics Engineers. 
 
2. 
K ampel,  I. 1985. A  Practical Introduction to the New Logic Symbols . Boston: Butterworth. 
 
3. 
M ann,  F. A. 1984.  Explanation of New Logic Symbols . Dallas: Texas Instruments. 
 
4. 
The TTL Data Book,  Volume 1. 1985. Dallas: Texas Instruments.     
WEB SEARCH TOPICS
C#: How to Determine the Display Format for Web Doucment Viewing
convert PDF, Word, Excel and PowerPoint format files into _pptViewer are corresponding to setting PDF, Word, Excel on C#.NET web viewer, please change value to
how to change pdf to powerpoint format; pdf to powerpoint converter
C# PDF Convert to SVG SDK: Convert PDF to SVG files in C#.net, ASP
In some situations, it is quite necessary to convert PDF document into SVG image format. Here is a brief introduction to SVG image.
export pdf to powerpoint; how to change pdf to powerpoint on
507
Appendix 
Semiconductors and CMOS 
Integrated Circuits 
Semiconductors are formed by doping a thin slice of a pure silicon crystal with a small 
amount of a dopant that fits relatively easily into the crystalline structure of the silicon. 
Dopants are differentiated on the basis of whether they have either three valence elec-
trons or five valence electrons. A silicon crystalline structure is such that each silicon 
atom shares its four valence electrons with its four nearest neighbors, thereby completing 
its valence structure. The atoms of a dopant with five valence electrons, referred to as a 
n‐type dopant, fit in the physical structure of the crystal, but their fifth electrons are held 
only loosely by their parent atoms in the bonded structure. Consequently, an applied 
electric field can cause such electrons to flow as a current. On the other hand, a dopant 
atom with only three valence electrons, a p‐type dopant, has a vacant valence site. Under 
the influence of an applied electric field, an electron from a neighboring silicon atom in 
the bonded structure can jump from its host and fill a vacant dopant site, leaving behind 
a vacancy at its host. This migration, visualized as a leapfrogging of electrons from hole 
to hole, establishes a current. 
Current is due to the movement of electrons, which are negative charge carriers. Cur-
rent is measured, however, in the opposite direction of flow, by convention—since the 
days of Benjamin Franklin. (Think of current as being the motion of an equivalent 
positive charge moving in the opposite direction of an electron, whose charge is nega-
tive). Holes move in the direction of current, although the underlying physical movement 
of electrons is in the opposite direction. Thermal agitation causes both types of charge 
carriers to be present in a semiconductor. If the majority carrier is a hole, the device is 
said to be a p‐type device; if the majority carrier is an electron, the device is said to be 
an n‐type device. Bipolar transistors rely on both types of carriers. Metal‐oxide silicon 
semiconductors rely on a majority carrier, either an electron or a hole, but not both. The 
type and relative amount of dopant determine the type of a semiconductor material. 
VB.NET Image: Tutorial for Converting Image and Document in VB.NET
you integrate these functions into your VB.NET project, you are able to convert image to byte array or stream and convert Word or PDF document to image format.
how to convert pdf to ppt using; change pdf to powerpoint online
C# powerpoint - Convert PowerPoint to PDF in C#.NET
Why do we need this PowerPoint to PDF converting library? Under this situation, you need to convert PowerPoint document to some image format document.
image from pdf to powerpoint; convert pdf slides to powerpoint online
508    Appendix  Semiconductors and CMOS Integrated Circuits
The basic structure of a metal‐oxide semiconductor (MOS) transistor is shown in 
Fig.  A.1   . The p‐channel MOS transistor consists of a lightly doped substrate of n‐type 
silicon material. Two regions are heavily doped with p‐type impurities by a diffusion pro-
cess to form the  source  and  drain . The source terminal supplies charge carriers to an 
external circuit; the drain terminal removes charge carriers from the circuit. The region 
between the two p‐type sections serves as the  channel . In its simplest form, the gate is a 
metal plate separated from the channel by an insulted dielectric of silicon dioxide. 
Anegative voltage (with respect to the substrate) at the gate terminal causes an induced 
electric field in the channel that attracts p‐type carriers (holes) from the substrate. As 
the magnitude of the negative voltage increases, the region below the gate accumulates 
more positive carriers, the conductivity increases, and current can flow from source to 
drain, provided that a voltage difference is maintained between these two terminals.  
There are four basic types of MOS structures. The channel can be  p  or  n  type, depend-
ing on whether the majority carriers are holes or electrons. The mode of operation can 
be enhancement or depletion, depending on the state of the channel region at zero gate 
voltage. If the channel is initially doped lightly with  p ‐type impurity (in which case it is 
called a  diffused channel ), a conducting channel exists at zero gate voltage and the 
device is said to operate in the  depletion  mode. In this mode, current flows unless the 
channel is depleted by an applied gate field. If the region beneath the gate is left initially 
uncharged, a channel must be induced by the gate field before current can flow. Thus, 
the channel current is enhanced by the gate voltage, and such a device is said to operate 
in the  enhancement  mode. 
The source is the terminal through which the majority carriers enter the device.  If 
the majority carrier is a hole (p‐type channel), the source terminal supplies current to 
the circuit; if the majority carrier is an electron (n‐type channel), the source removes 
current from the circuit. The drain is the terminal through which the majority carriers 
leave the device. In a  p ‐channel MOS, the source terminal is connected to the substrate 
and a negative voltage is applied to the drain terminal. When the gate voltage is above 
a threshold voltage    V
T
(about    -2 V    ), no current flows in the channel and the drain‐to‐
source path is like an open circuit. When the gate voltage is sufficiently negative below 
V
T
,    a channel is formed and  p ‐type carriers flow from source to drain.  p ‐type carriers are 
positive and correspond to a positive current flow from source to drain. 
FIGURE A.1  
Basic structure of MOS transistor       
++++
gate (-)
(a)p-channel
n-type substrate
p
p
----
gate (+)
drain (-)
source
drain (+)
source
(b)n-channel
p-type substrate
n
n
VB.NET PowerPoint: Complete PowerPoint Document Conversion in VB.
image or document formats, such as PDF, BMP, TIFF corresponding VB.NET guide for converting PowerPoint document to your required image or document format.
convert pdf file to powerpoint presentation; changing pdf to powerpoint file
C# PDF Thumbnail Create SDK: Draw thumbnail images for PDF in C#.
Description: Convert the PDF page to bitmap with specified format and save it on the disk. Parameters: Name, Description, Valid Value.
how to change pdf to powerpoint; convert pdf back to powerpoint
Appendix  Semiconductors and CMOS Integrated Circuits    509
In the  n ‐channel MOS, the source terminal is connected to the substrate and a 
positive voltage is applied to the drain terminal. When the gate voltage is below the 
threshold voltage    V
T
(about 2 V), no current flows in the channel. When the gate volt-
age is sufficiently positive above    V
T
to form the channel,  n ‐type carriers flow from 
source to drain.  n ‐type carriers are negative and correspond to a positive current flow 
from drain to source. The threshold voltage may vary from 1 to 4 V, depending on the 
particular process used. 
The graphic symbols for the MOS transistors are shown in  Fig.   A.2   . The symbol for 
the enhancement type is the one with the broken‐line connection between source and 
drain. In this symbol, the substrate can be identified and is shown connected to the 
source. An alternative symbol omits the substrate, and instead an arrow is placed in the 
source terminal to show the direction of  positive  current flow (from source to drain in 
the  p ‐channel MOS and from drain to source in the  n ‐channel MOS). 
Because of the symmetrical construction of source and drain, the MOS transistor can 
be operated as a bilateral device. Although normally operated so that carriers flow from 
source to drain, there are circumstances when it is convenient to allow carriers to flow 
from drain to source.  
One advantage of the MOS device is that it can be used not only as a transistor, but 
as a resistor as well. A resistor is obtained from the MOS by permanently biasing the 
gate terminal for conduction. The ratio of the source–drain voltage to the channel 
current then determines the value of the resistance. Different resistor values may be 
constructed during manufacturing by fixing the channel length and width of the MOS 
device. 
Three logic circuits using MOS devices are shown in  Fig.   A.3   . For an  n ‐channel MOS, 
the supply voltage    V
DD
is positive (about 5 V), to allow positive current flow from drain 
to source. The two voltage levels are a function of the threshold voltage    V
T
.    The low level 
is anywhere from zero to    V
T
,    and the high level ranges from    V
T
to    V
DD
.    The  n ‐channel 
gates usually employ positive logic. The  p ‐channel MOS circuits use a negative voltage 
for    V
DD
,    to allow positive current flow from source to drain. The two voltage levels are 
both negative above and below the negative threshold voltage    V
T
.     p ‐channel gates usu-
ally employ negative logic.  
The inverter circuit shown in  Fig.   A.3   (a) uses two MOS devices.  Q1  acts as the load 
resistor and  Q2  as the active device. The load‐resistor MOS has its gate connected to    V
DD
,    
FIGURE A.2  
Symbols for MOS transistors       
drain
gate
source
substrate
G
D
S
drain
gate
source
substrate
G
D
S
(a)p-channel
(b) n-channel
510    Appendix  Semiconductors and CMOS Integrated Circuits
thus maintaining it in the conduction state. When the input voltage is low (below    V
T
),  Q2  
turns off. Since  Q1  is always on, the output voltage is about    V
DD
.    When the input voltage 
is high (above   V
T
),  Q2  turns on. Current flows from    V
DD
through the load resistor  Q1  and 
into  Q2 . The geometry of the two MOS devices must be such that the resistance of  Q2,  
when conducting, is much less than the resistance of  Q1  to maintain the output  Y  at a 
voltage below    V
T
.    
The NAND gate shown in  Fig.   A.3   (b) uses transistors in series. Inputs  A  and  B  must 
both be high for all transistors to conduct and cause the output to go low. If either input 
is low, the corresponding transistor is turned off and the output is high. Again, the series 
resistance formed by the two active MOS devices must be much less than the resistance 
of the load‐resistor MOS. The NOR gate shown in  Fig.   A.3   (c) uses transistors in parallel. 
If either input is high, the corresponding transistor conducts and the output is low. If all 
inputs are low, all active transistors are off and the output is high. 
A.1  COMPLEMENTARY MOS  
Complementary MOS (CMOS) circuits take advantage of the fact that both  n ‐channel 
and  p ‐channel devices can be fabricated on the same substrate. CMOS circuits consist 
of both types of MOS devices, interconnected to form logic functions. The basic cir-
cuit is the inverter, which consists of one  p ‐channel transistor and one  n ‐channel 
transistor, as shown in  Fig.   A.4   (a). The source terminal of the  p ‐channel device is at 
V
DD
,    and the source terminal of the  n ‐channel device is at ground. The value of    V
DD
FIGURE A.3  
n ‐channel MOS logic circuits       
A
Q1
Q2
Y=A
V
DD
(a) Inverter
(b) NAND gate
V
DD
B
A
Y= (AB)′
A
B
Y= (A+ B)′
V
DD
(c) NOR gate
Section A.1  Complementary MOS    511
FIGURE A.4  
CMOS logic circuits       
(a) Inverter
(b) NAND gate
(c) NOR gate
A
p
n
Y=A
V
DD
Y= (A+ B)′
A
B
V
DD
Y= (AB)′
B
V
DD
A
512    Appendix  Semiconductors and CMOS Integrated Circuits
may be anywhere from    +3    to    +18 V.    The two voltage levels are 0 V for the low level 
and    V
DD
for the high level (typically, 5 V). 
To understand the operation of the inverter, we must review the behavior of the MOS 
transistor from the previous section: 
 
1.   The  n ‐channel MOS conducts when its gate‐to‐source voltage is positive.  
 
2.   The  p ‐channel MOS conducts when its gate‐to‐source voltage is negative.  
 
3.   Either type of device is turned off if its gate‐to‐source voltage is zero.   
Now consider the operation of the inverter. When the input is low, both gates are at 
zero potential. The input is at    -V
DD
relative to the source of the  p ‐channel device and 
at 0 V relative to the source of the  n ‐channel device. The result is that the  p ‐channel 
device is turned on and the  n ‐channel device is turned off. Under these conditions, there 
is a low‐impedance path from    V
DD
to the output and a very high impedance path from 
output to ground. Therefore, the output voltage approaches the high level    V
DD
under 
normal loading conditions. When the input is high, both gates are at    V
DD
and the situa-
tion is reversed: The  p ‐channel device is off and the  n ‐channel device is on. The result is 
that the output approaches the low level of 0 V. 
Two other CMOS basic gates are shown in  Fig.   A.4   . A two‐input NAND gate consists 
of two  p ‐type units in parallel and two  n ‐type units in series, as shown in  Fig.   A.4   (b). If 
all inputs are high, both  p ‐channel transistors turn off and both  n ‐channel transistors 
turn on. The output has a low impedance to ground and produces a low state. If any input 
is low, the associated  n ‐channel transistor is turned off and the associated  p ‐channel 
transistor is turned on. The output is coupled to    V
DD
and goes to the high state. Multiple‐
input NAND gates may be formed by placing equal numbers of  p ‐type and  n ‐type 
transistors in parallel and series, respectively, in an arrangement similar to that shown 
in  Fig.   A.4   (b).  
A two‐input NOR gate consists of two  n ‐type units in parallel and two  p ‐type units in 
series, as shown in  Fig.   A.4   (c). When all inputs are low, both  p ‐channel units are on and 
both  n ‐channel units are off. The output is coupled to    V
DD
and goes to the high state. If any 
input is high, the associated  p ‐channel transistor is turned off and the associated  n ‐channel 
transistor turns on, connecting the output to ground and causing a low‐level output. 
MOS transistors can be considered to be electronic switches that either conduct 
or are open. As an example, the CMOS inverter can be visualized as consisting of two 
switches as shown in  Fig.   A.5   (a). Applying a low voltage to the input causes the upper 
switch ( p ) to close, supplying a high voltage to the output. Applying a high voltage 
to the input causes the lower switch ( n ) to close, connecting the output to ground. 
Thus, the output    V
out
is the complement of the input    V
in
.    Commercial applications 
often use other graphic symbols for MOS transistors to emphasize the logical behav-
ior of the switches. The arrows showing the direction of current flow are omitted. 
Instead, the gate input of the  p ‐channel transistor is drawn with an inversion bubble 
on the gate terminal to show that it is enabled with a low voltage. The inverter circuit 
is redrawn with these symbols in  Fig.   A.5   (b). A logic 0 in the input causes the upper 
transistor to conduct, making the output logic 1. A logic 1 in the input enables the 
lower transistor, making the output logic 0. 
Documents you may be interested
Documents you may be interested