print mvc view to pdf : Convert pdf to website html control Library platform web page asp.net windows web browser lm12l4582-part1046

LM12L458
www.ti.com
SNAS085B– JULY1999– REVISEDMARCH2013
Bits5– 7selectwhichoftheseveninputchannels(“001” to“111” forIN1toIN7)willbeconfiguredasinverting
inputstotheLM12L458'sADC.(SeeTable4.)Fullydifferentialoperationiscreatedbyselectingtwomultiplexer
channels,oneoperatinginthenon-invertingmodeandtheotheroperatingintheinvertingmode.Acodeof“000”
selectsgroundastheinvertinginputforsingleendedoperation.
Bit8istheSYNCbit.SettingBit8to“1” causestheSequencertosuspendoperationattheendoftheinternal
S/H'sacquisitioncycleandtowaituntilarisingedgeappearsattheSYNCpin.Whenarisingedgeappears,the
S/Hacquirestheinputsignal magnitude e and theADC performsaconversionontheclock'snextrisingedge.
WhentheSYNCpinisusedasaninput,theConfigurationregister's“I/OSelect” bit(Bit7)mustbesettoa“0”.
WithSYNCconfiguredasaninput,itispossibletosynchronizethestartofaconversiontoanexternal event.
Thisisuseful inapplicationssuchasdigitalsignalprocessing(DSP)wheretheexacttimingof conversionsis
important.
When the LM12L458 is used inthe “watchdog” ” modewithexternal l synchronization, two o rising edgesonthe
SYNCinputarerequiredtoinitiatetwocomparisons.Thefirstrisingedgeinitiatesthecomparisonoftheselected
analog input t signal l with Limit t #1 1 (found d in n Instruction n RAM M “01”) and d the second rising g edge initiates s the
comparisonofthesameanaloginputsignalwithLimit#2(foundinInstructionRAM“10”).
Bit9istheTIMERbit.WhenBit9issetto“1”,theSequencerwillhaltuntiltheinternal16-bitTimercountsdown
tozero.Duringthistimeinterval,no“watchdog” comparisonsoranalog-to-digitalconversionswillbeperformed.
Bit 10selectstheADCconversion resolution. SettingBit10to“1” ” selects s 8-bit +signandwhenresetto“0”
selects12-bit+sign.
Bit11isthe“watchdog” comparisonmodeenablebit.Whenoperatinginthe“watchdog” comparisonmode,the
selected analoginputsignal l iscompared d withtheprogrammablevalues stored inLimit #1 and Limit #2(see
InstructionRAM “01” ” andInstructionRAM M “10”).SettingBit11to“1” ” causestwocomparisonsoftheselected
analog input signal with the two stored limits. When Bit 11 is s reset t to “0”, an 8-bit t + + sign or 12-bit t + + sign
(dependingonthestateofBit10ofInstructionRAM“00”)conversionoftheinputsignalcantakeplace.
Copyright©1999– 2013,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
21
ProductFolderLinks:LM12L458
Convert pdf to website html - control Library platform:C# PDF Convert to HTML SDK: Convert PDF to html files in C#.net, ASP.NET MVC, WinForms, WPF application
How to Convert PDF to HTML Webpage with C# PDF Conversion SDK
www.rasteredge.com
Convert pdf to website html - control Library platform:VB.NET PDF Convert to HTML SDK: Convert PDF to html files in vb.net, ASP.NET MVC, WinForms, WPF application
PDF to HTML Webpage Converter SDK for VB.NET PDF to HTML Conversion
www.rasteredge.com
LM12L458
SNAS085B– JULY1999– REVISEDMARCH2013
www.ti.com
Table2.LM12L458MemoryMapfor16-BitWideDataBus
(1)
A4
A3
A2
A1
Purpose
Type
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
InstructionRAM(RAM
0
to
R/W
AcquisitionTime
Watch-dog
8/12
Timer
Sync
V
IN
V
IN+
Pause
Loop
Pointer=00)
1
1
1
0
0
0
InstructionRAM(RAM
0
to
R/W
Don'tCare
>/<
Sign
Limit#1
Pointer=01)
1
1
1
0
0
0
InstructionRAM(RAM
0
to
R/W
Don'tCare
>/<
Sign
Limit#2
Pointer=10)
1
1
1
Test=
Auto
Chan
Auto-
1
0
0
0
ConfigurationRegister
R/W
Don'tCare
DIAG
RAMPointer
I/OSel
Stand-by
FullCAL
Reset
Start
0
Zero
ec
Mask
Zero
NumberofConversionsinConversionFIFOto
SequencerAddressto
Don't
1
0
0
1
InterruptEnableRegister
R/W
INT7
INT6
INT4
INT3
INT2
INT1
INT0
GenerateINT2
GenerateINT1
Care
ActualNumberofConversionResultsinConversion
AddressofSequencer
1
0
1
0
InterruptStatusRegister
R
INST7
“0”
INST5
INST4
INST3
INST2
INST1
INST0
FIFO
InstructionBeingExecuted
1
0
1
1
TimerRegister
R/W
TimerPresetHighByte
TimerPresetLowByte
1
1
0
0
ConversionFIFO
R
AddressorSign
Sign
ConversionData:MSBs
ConversionData:LSBs
1
1
0
1
LimitStatusRegister
R
Limit#2:Status
Limit#1:Status
(1) (BW=“0”,TestBit=“0” ” andA0=Don'tCare)
22
SubmitDocumentationFeedback
Copyright©1999– 2013,TexasInstrumentsIncorporated
ProductFolderLinks:LM12L458
control Library platform:C# HTML5 Viewer: Deployment on DotNetNuke Site
RasterEdge.XDoc.PDF.dll. RasterEdge.XDoc.PDF.HTML5Editor.dll. Set Website: Click Site->Settings, set website running port and .NET Framework Version.
www.rasteredge.com
control Library platform:C# HTML5 Viewer: Deployment within SharePoint Site
PDF pages, VB.NET comment annotate PDF, VB.NET delete PDF pages, VB.NET convert PDF to SVG. RasterEdge.XDoc.PDF.HTML5Editor.dll. Now you can visit this website.
www.rasteredge.com
LM12L458
www.ti.com
SNAS085B– JULY1999– REVISEDMARCH2013
Table 3. LM12L458MemoryMapfor8-Bit WideDataBus
(1)
A4 A3 A2 A1 A0
Purpose
Type
D7
D6
D5
D4
D3
D2
D1
D0
0
0
0
0
to
0
R/W
V
IN
V
IN+
Pause
Loop
1
1
1
InstructionRAM
(RAMPointer=00)
0
0
0
Watch-
0
to
1
R/W
AcquisitionTime
8/12
Timer
Sync
dog
1
1
1
0
0
0
0
to
0
R/W
ComparisonLimit#1
1
1
1
InstructionRAM
(RAMPointer=01)
0
0
0
0
to
1
R/W
Don'tCare
>/<
Sign
1
1
1
0
0
0
0
to
0
R/W
ComparisonLimit#2
1
1
1
InstructionRAM
(RAMPointer=10)
0
0
0
0
to
1
R/W
Don'tCare
>/<
Sign
1
1
1
1
0
0
0
0
R/W
I/OSel
AutoZero
ec
ChanMask
Stand-by
FullCal
Auto-Zero
Reset
Start
Configuration
Test
Register
1
0
0
0
1
R/W
Don'tCare
DIAG
RAMPointer
=0
1
0
0
1
0
R/W
INT7
Don'tCare
INT5
INT4
INT3
INT2
INT1
INT0
InterruptEnable
SequencerAddresstoGenerate
Register
1
0
0
1
1
R/W
NumberofConversionsinConversionFIFOtoGenerateINT2
INT1
1
0
1
0
0
R
INST7
“0”
INST5
INST4
INST3
INST2
INST1
INST0
InterruptStatus
AddressofSequencerInstruction
Register
1
0
1
0
1
R
ActualNumberofConversionsResultsinConversionFIFO
beingExecuted
1
0
1
1
0
Timer
R/W
TimerPreset:LowByte
Register
1
0
1
1
1
R/W
TimerPreset:HighByte
1
1
0
0
0
R
ConversionData:LSBs
Conversion
FIFO
1
1
0
0
1
R
AddressorSign
Sign
ConversionData:MSBs
1
1
0
1
0
R
Limit#1Status
LimitStatus
Register
1
1
0
1
1
R
Limit#2Status
(1) (BW=“1” ” andTestBit=“0”)
Bits 12– – 15areusedtostoretheuser-programmableacquisitiontime.TheSequencerkeepstheinternalS/Hin
the acquisition modefor a fixed number of clock cycles (nine clock cycles, for 12-bit + sign conversions and two
clock cycles for 8-bit + sign conversions or “watchdog” ” comparisons) plus a variable number of clock cycles
equal to twicethe value stored inBits 12– – 15. Thus,the S/H'sacquisitiontimeis (9 + 2D)clock cycles for12-bit+
sign conversions and (2 + 2D) clock cycles for 8-bit + sign conversions or “watchdog” ” comparisons, where D is
the value stored in Bits 12– – 15. The minimum acquisition time compensates for the typical internal multiplexer
series resistance of 2 k
Ω
,and any additional delay created by Bits 12– – 15 compensates for source resistances
greater than 80
Ω
.(For this acquisition time discussion, numbers in ( ) are shown for the LM12L458 operating at
6MHz.) The necessary acquisition time is determined by the source impedance at the multiplexer input. If the
sourceresistance(R
S
)< 80
Ω
and the clock frequency is 6 MHz, the value stored in bits 12– – 15 (D) can be 0000.
IfR
S
>80
Ω
,the following equations determine thevaluethatshould be stored inbits 12– – 15.
D=0.45xR
S
xf
CLK
(1)
for 12-bits +sign
D=0.36xR
S
xf
CLK
(2)
for 8-bits + signand “watchdog”
R
S
is in k
Ω
and f
CLK
is in MHz. Round the result to the next higher integer value. If D is greater than 15, it is
advisable to lower the source impedance by using an analog buffer between the signal source and the
LM12L458'smultiplexer inputs.
Copyright©1999– 2013,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
23
ProductFolderLinks:LM12L458
control Library platform:C# PDF: C# Code to Create Mobile PDF Viewer; C#.NET Mobile PDF
compatible with most mobile browsers; Convert mobile device package, activated C#.NET mobile PDF document viewer Start a Website project in Visual Studio 2005
www.rasteredge.com
control Library platform:C# Image: How to Integrate Web Document and Image Viewer
RasterEdgeImagingDeveloperGuide8.0.pdf: from this user manual, you can your existing one from where the website is ready Next, add the following HTML into your
www.rasteredge.com
LM12L458
SNAS085B– JULY1999– REVISEDMARCH2013
www.ti.com
InstructionRAM“ 01”
ThesecondInstructionRAMsectionis selected by placinga“01” ” inBits 8and9 of theConfiguration register.
Bits0– 7hold“watchdog” limit#1.WhenBit11ofInstructionRAM“00” issettoa“1”,theLM12L458performsa
“watchdog” comparison of the sampled analog input signal with the limit #1 valuefirst, followed by a comparison
of the samesampled analog input signal withthe value found inlimit #2 (Instruction RAM“10”).
Bit 8holdslimit#1'ssign.
Bit 9'sstatedeterminesthelimitconditionthatgeneratesa“watchdog” interrupt.A“1” causesavoltagegreater
thanlimit #1to generateaninterrupt, whilea“0” ” causes avoltageless thanlimit #1 to generateaninterrupt.
Bits10– 15arenotused.
InstructionRAM“ 10”
Thethird InstructionRAMsectionis selected by placing a“10” ” inBits 8and9 of theConfiguration register.
Bits0– 7hold“watchdog” limit#2.WhenBit11ofInstructionRAM“00” issettoa“1”,theLM12L458performsa
“watchdog” comparison of the sampled analog input signal with the limit #1 value first (Instruction RAM “01”),
followed by acomparisonofthesame sampledanaloginput signal withthevalue foundin limit#2.
Bit 8holdslimit#2'ssign.
Bit 9'sstatedeterminesthelimitconditionthatgeneratesa“watchdog” interrupt.A“1” causesavoltagegreater
than
limit #2 to generateaninterrupt, whilea“0” ” causes avoltageless thanlimit #2 to generateaninterrupt.
Bits10– 15arenotused.
CONFIGURATION REGISTER
The Configuration register, 1000 (A4– – A1, BW = 0) or 1000x (A4– – A0, BW = 1) is a 16-bit control register with
read/write capability. It acts as the LM12L458's “control panel” ” holding global information as well as start/stop,
reset,self-calibration, andstand-bycommands.
Bit 0istheSTART/STOPbit.ReadingBit0returnsanindicationoftheSequencer'sstatus.A“0” indicatesthat
the Sequenceris stopped and waiting to execute thenext instruction. A “1” ” shows that the Sequenceris running.
Writing a “0” ” halts the Sequencer when the current instruction has finished execution. The next instruction to be
executedis pointedto by theinstructionpointer foundinthestatus register. A “1” ” restartsthe Sequencerwiththe
instruction currently pointed to by theinstructionpointer. (See Bits 8– – 10 intheInterrupt Status register.)
Bit 1 is the LM12L458's system m RESET bit. . Writing a “1” ” to o Bit t 1 1 stops the Sequencer (resetting the
Configuration register's START/STOP bit), resets the Instruction pointer to “000” ” (found in the Interrupt Status
register), clears the Conversion FIFO, and resets all interrupt flags. The RESET bit will return to “0” ” after two
clock cycles unless it is forced high by writing a“1” ” into the Configuration register's Standby bit. A reset signal is
internally generated when power is first applied to the part. No operation shouldbestarteduntil the RESET bit is
“0”.
Writinga “1” ” toBit2initiatesanauto-zero offset voltagecalibration. Unlike theeight-sample auto-zero calibration
performed duringthe full calibrationprocedure,Bit 2 initiatesa “short” ” auto-zeroby samplingthe offset onceand
creating a correction coefficient (full calibration averages eight samples of the converter offset voltage when
creating a correction coefficient). If the Sequencer is running when Bit 2 is set to “1”, an auto-zero starts
immediately after the conclusion of the currently running instruction. Bit 2 is reset automatically to a “0” ” and an
interrupt flag (Bit 3, in the Interrupt Status register) is set at the end of the auto-zero (76 clock cycles). After
completion of an auto-zerocalibration, the Sequencerfetches the next instructionaspointedtoby theInstruction
RAM'spointer and resumes execution. If the Sequenceris stopped, an auto-zerois performedimmediately at the
timerequested.
24
SubmitDocumentationFeedback
Copyright©1999– 2013,TexasInstrumentsIncorporated
ProductFolderLinks:LM12L458
control Library platform:VB.NET PDF Library SDK to view, edit, convert, process PDF file
Able to render and convert PDF document to/from supported offers robust APIs for editing PDF document hyperlink provide quick access to the website or other
www.rasteredge.com
control Library platform:VB.NET PDF Convert to Images SDK: Convert PDF to png, gif images
Our website offers PDF to Raster Images Conversion Control developers are able to load target PDF document from local file or stream and convert it into
www.rasteredge.com
LM12L458
www.ti.com
SNAS085B– JULY1999– REVISEDMARCH2013
Writing a “1” ” to Bit 3initiates a complete calibration process that includes a “long” ” auto-zero offset voltage
correction (this calibration averages eight samples of the comparator offset voltage when creating a correction
coefficient) followed by an ADC linearity calibration. This complete calibration is started after the currently
running instructionis completed if theSequencer is runningwhenBit 3 isset to“1”. Bit 3 is resetautomatically to
a“0” and an interrupt flag (Bit 4, in the Interrupt Status register) will be generated at the end of the calibration
procedure (4944 clock cycles). After completion of a full auto-zero and linearity calibration, the Sequencer
fetches the next instruction as pointed to by the Instruction RAM's pointer and resumes execution. If the
Sequenceris stopped,a full calibrationis performed immediately at the time requested.
Bit 4 is the Standby bit. Writing a “1” ” to o Bit 4 immediately places theLM12L458 in Standby mode. Normal
operation returns when Bit 4 is reset to a “0”. The Standby command (“1”) disconnects the external clock from
the internal circuitry, decreases the LM12L458'sinternal analog circuitry power supply current, and preserves all
internal RAM contents. Afterwriting a“0” ” to the Standby bit, theLM12L458returns toanoperating state identical
to that caused by exercising the RESET bit. A Standby completion interrupt is issued after a power-up
completion delay that allows the analog circuitry to settle. The Sequencer should be restarted only after the
Standby completionis issued.TheInstruction RAMcan still beaccessedthroughreadandwrite operations while
the LM12L458 are inStandby Mode.
Bit 5istheChannelAddressMask.IfBit5issettoa“1”,Bits13– 15intheconversionFIFOwillbeequaltothe
signbit (Bit 12) of theconversiondata. Resetting Bit5 toa“0” ” causes conversiondataBits13through 15tohold
the instructionpointervalueof the instructiontowhich theconversion databelongs.
Bit 6isusedtoselecta“short” auto-zerocorrectionforeveryconversion.TheSequencerautomaticallyinserts
an auto-zero before every conversion or “watchdog” ” comparison if Bit 6 is set to“1”. No automatic correctionwill
be performed ifBit 6is resetto “0”.
TheLM12L458'soffset voltage, after calibration,has a typical drift of 0.1 LSB overa temperature range of
40°C
to +85°C. This small drift is less than the variability of the change in offset that can occur when using the auto-
zerocorrectionwitheachconversion.Thisvariability is theresult of using onlyonesampleof theoffset voltage to
create a correction value. This variability decreases when using the full calibration mode because eight samples
of the offsetvoltageare taken, averaged, andusedtocreatea correctionvalue.
Bit 7isusedtoprogramtheSYNCpin(29)tooperateaseitheraninputoranoutput.TheSYNCpinbecomes
an output when Bit 7 is a “1” ” and an input when Bit 7 is a “0”. With SYNC programmed as an input, the rising
edge of any logic signal applied to pin 29 will start a conversion or “watchdog” ” comparison. Programmed as an
output, the logic level at pin 29 will go high at the start of a conversion or “watchdog” ” comparison and remain
highuntil eitherhave finished. SeeInstruction RAM“00”, Bit8.
Bits8and 9formtheRAMPointerthatisusedtoselecteachofa48-bitinstruction'sthree16-bitsectionsduring
read or write actions. A “00” ” selects Instruction RAM section one, “01” ” selects section two, and “10” ” selects
sectionthree.
Bit 10activatestheTestmodethatisusedonlyduringproductiontesting.Leavethisbitresetto“0”.
Bit 11istheDiagnosticbitandisavailableonlyintheLM12L458.Itcanbeactivatedbysettingittoa“1” (the
Test bit must be reset to a “0”). The Diagnostic mode, along with a correctly chosen instruction, allows
verification that the LM12L458's ADC is performing correctly. When activated, the inverting and non-inverting
inputs are connected as shown inTable4. As an example, an instruction with “001” ” for both V
IN+
and V
IN
while
using theDiagnostic modetypicallyresults inafull-scaleoutput.
INTERRUPTS
The LM12L458 has eight possible interrupts, all with the same priority. Any of these interrupts will cause a
hardware interrupt to appear on the INT pin (31) if they are not masked (by the Interrupt Enable register). The
Interrupt Statusregister is thenreadtodetermine which of theeight interrupts hasbeenissued.
Copyright©1999– 2013,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
25
ProductFolderLinks:LM12L458
control Library platform:C# Image: Tutorial for Document Viewing & Displaying in ASP.NET
Following are detailed steps for website configuration Controls to Viewer. Add two HTML buttons, btnFitToWidth & profession imaging controls, PDF document, tiff
www.rasteredge.com
control Library platform:VB.NET Word: How to Create Word Online Web Viewer in VB.NET
NET project reference; Copy package folder "RasterEdge_Imaging_Files" to your created VB.NET website Application; Add reference
www.rasteredge.com
LM12L458
SNAS085B– JULY1999– REVISEDMARCH2013
www.ti.com
Table4. LM12L458 InputMultiplexer
Channel ConfigurationShowingNormal
ModeandDiagnostic Mode
ChannelSelectionData
Normal Mode
DiagnosticMode
V
IN+
V
IN
V
IN+
V
IN
000
IN0
GND
001
IN1
IN1
V
REF+
V
REF
010
IN2
IN2
IN2
IN2
011
IN3
IN3
IN3
IN3
100
IN4
IN4
IN4
IN4
101
IN5
IN5
IN5
IN5
110
IN6
IN6
IN6
IN6
111
IN7
IN7
IN7
IN7
The Interrupt Status register, 1010 (A4– – A1, BW = 0) or 1010x (A4– – A0, BW = 1) must be cleared by reading it
after writing to the Interrupt Enable register. This removes any spurious interrupts on the INT pin generated
duringan Interrupt Enableregisteraccess.
Interrupt 0isgeneratedwheneverthe analoginput voltageonaselectedmultiplexerchannelcrossesalimit
while the LM12L458 are operating in the “watchdog” ” comparison mode. Two sequential comparisons are made
when the LM12L458 are executing a “watchdog” ” instruction. Depending on the logic state of Bit 9 in the
Instruction RAM's second and third sections, an interrupt will be generated either when the input signal's
magnitudeis greater than or lessthan theprogrammablelimits.(See theInstructionRAM, Bit 9 description.) The
Limit Status register will indicate which programmedlimit, #1 or #2 andwhichinstructionwas executingwhenthe
limit wascrossed.
Interrupt 1is generated when theSequencer reaches the instructioncounter value specifiedin theInterrupt
Enable register'sbits 8– – 10. Thisflag appears before theinstruction'sexecution.
Interrupt 2isactivatedwhentheConversionFIFOholdsanumberofconversionsequaltotheprogrammable
value storedin theInterrupt Enable register's Bits 11– – 15. This valueranges from0001 to 1111,representing 1to
31 conversions storedin the FIFO. A user-programmed value of 0000 has no meaning. SeeOtherRegistersand
FunctionsformoreFIFOinformation.
Thecompletionof theshort,single-sampledauto-zerocalibrationgeneratesInterrupt3 .
Thecompletionof afull auto-zeroand linearity self-calibrationgeneratesInterrupt4 .
Interrupt 5isgeneratedwhentheSequencerencountersaninstructionthathasitsPausebit(Bit1inInstruction
RAM“00”) set to “1”.
Interrupt 7isissuedafterashortdelay(10mstyp)whiletheLM12L458returnsfromStandbymodetoactive
operation using the Configuration register's Bit 4. This short delay allows the internal analog circuitry to settle
sufficiently, ensuringaccurateconversion results.
INTERRUPTENABLE REGISTER
The Interrupt Enable register at address location 1001 (A4– A1, BW = 0) or 1001x (A4– A0, BW = 1) has
READ/WRITE capability. An individual interrupt's ability to produce an external interrupt at pin 31 (INT) is
accomplished by placing a “1” ” in the appropriate bit location. Any of the internal interrupt-producing operations
will set their corresponding bits to “1” ” in the Interrupt Status register regardless of the state of the associated bit
inthe Interrupt Enableregister.SeeSection2.3for more information about eachofthe eight internal interrupts.
Bit 0enablesanexternalinterruptwhenaninternal“watchdog” comparisonlimitinterrupthastakenplace.
Bit 1enables an external interrupt when theSequencer hasreachedtheaddressstoredin Bits 8– – 10 0 of the
Interrupt Enableregister.
Bit 2enablesanexternalinterruptwhentheConversionFIFO'slimit,storedinBits11– 15oftheInterruptEnable
register, has beenreached.
Bit 3enablesanexternalinterruptwhenthesingle-sampledauto-zerocalibrationhasbeencompleted.
Bit 4enablesanexternalinterruptwhenafullauto-zeroandlinearityself-calibrationhasbeencompleted.
26
SubmitDocumentationFeedback
Copyright©1999– 2013,TexasInstrumentsIncorporated
ProductFolderLinks:LM12L458
control Library platform:VB.NET Word: VB Code to Create Word Mobile Viewer with .NET Doc
Directly convert your Android, iOS or Windows mobile device prorgam, please link to see: PDF Document Mobile Begin a website project with Visual Basic language
www.rasteredge.com
control Library platform:C# TIFF: C#.NET Mobile TIFF Viewer, TIFF Reader for Mobile
most mobile browsers like iOS and Android; Convert your mobile Viewer in C#.NET. As creating PDF and Word Create a website project in Visual Studio 2005 and name
www.rasteredge.com
LM12L458
www.ti.com
SNAS085B– JULY1999– REVISEDMARCH2013
Bit 5enablesanexternalinterruptwhenaninternalPauseinterrupthasbeengenerated.
Bit 6isa“Don'tCare”.
Bit 7enablesanexternalinterruptwhentheLM12L458returnfrompower-downtoactivemode.
Bits 8– – 10formthestoragelocationoftheuser-programmablevalueagainstwhichtheSequencer'saddressis
compared. When the Sequencer reaches an address that is equal to the value stored in Bits 8– – 10, an internal
interrupt is generated andappears in Bit 1 of the Interrupt Status register. If Bit 1of the Interrupt Enable register
is setto “1”, anexternal interrupt will appear at pin 31(INT).
The value stored in bits 8– – 10 ranges from 000 to 111, representing 0 to 7 instructions stored in the Instruction
RAM. After the Instruction RAMhas been programmed and theRESETbit is set to “1”, the Sequencer is started
by placing a “1” ” in the Configuration register's START bit. Setting the INT 1 trigger value to 000 doesnot
generate an INT T 1 1 the first time the e Sequencer r retrieves s and d decodes Instruction 000. The e Sequencer
generates INT 1 1 (by y placing a a “1” ” in n the e Interrupt t Status register's Bit t 1) the second time and after the
Sequencer encounters Instruction000.It is importantto remember that the Sequencercontinuesto operate even
if an Instruction interrupt (INT 1) is internally or externally generated. The only mechanisms that stop the
Sequencer are an instruction with the PAUSE bit set to “1” ” (halts before instruction execution), placing a “0” ” in
the Configuration register'sSTARTbit, or placinga“1” ” inthe Configuration register's RESETbit.
Bits 11– – 15holdthenumberofconversionsthatmustbestoredintheConversionFIFOinordertogeneratean
internal interrupt. This internal interrupt appears in Bit 2 of the Interrupt Status register. If Bit 2 of the Interrupt
Enable registeris setto“1”,anexternal interrupt will appear at pin31(INT).
Other Registers and Functions
INTERRUPTSTATUS REGISTER
This read-only register is located at address 1010 (A4– – A1, BW = 0) or 1010x (A4– – A0, BW = 1). The
corresponding flagin theInterrupt Status register goes high(“1”)any timethat an interrupt conditiontakes place,
whetheraninterrupt is enabledordisabled inthe InterruptEnable register. Any of the active(“1”) InterruptStatus
register flags are reset to “0” ” whenever this register is read or a device reset is issued (see Bit 1 in the
ConfigurationRegister).
Bit 0issetto“1” whena“watchdog” ” comparisonlimitinterrupthastakenplace.
Bit 1is setto “1” ” when n theSequencer hasreachedtheaddressstoredin Bits 8– – 10 0 of theInterrupt Enable
register.
Bit 2issetto“1” whentheConversionFIFO'slimit,storedinBits11– – 15oftheInterruptEnableregister, , has
been reached.
Bit 3issetto“1” whenthesingle-sampledauto-zerohasbeencompleted.
Bit 4issetto“1” whenanauto-zeroandfulllinearityself-calibrationhasbeencompleted.
Bit 5issetto“1” whenaPauseinterrupthasbeengenerated.
Bit 6isa“Don'tCare”.
Bit 7issetto“1” whentheLM12L458returnfrompower-downtoactivemode.
Bits8– 10holdtheSequencer'sactualinstructionaddresswhileitisrunning.
Bits11– 15holdtheactualnumberofconversionsstoredintheConversionFIFOwhiletheSequencerisrunning.
LIMITSTATUS REGISTER
The read-only register is located at address 1101 (A4– – A1, BW = 0) or 1101x (A4– – A0, BW = 1). This register is
used in tandem with the Limit #1 and Limit #2 registers in the Instruction RAM. Whenever a given instruction's
input voltage exceeds the limit set in its corresponding Limit register (#1 or #2), a bit, corresponding to the
instruction number, is set in the Limit Status register. Any of the active (“1”) Limit Status flags are reset to “0”
whenever this register is read or a device reset is issued (see Bit 1 in the Configuration register). This register
holds thestatus of limits#1and #2for each of theeightinstructions.
Copyright©1999– 2013,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
27
ProductFolderLinks:LM12L458
LM12L458
SNAS085B– JULY1999– REVISEDMARCH2013
www.ti.com
Bits 0– – 7 show the Limit #1 status. Each bit will be set high (“1”) when the corresponding instruction's input
voltage exceeds the threshold stored in the instruction's Limit #1 register. When, for example, instruction 3 is a
“watchdog” operation (Bit 11 is set high) and the input for instruction 3 meets the magnitude and/orpolarity data
storedininstruction3'sLimit #1 register, Bit 3inthe Limit Status registerwill be settoa “1”.
Bits 8– – 15showtheLimit#2status. Eachbit will be sethigh(“1”)whenthecorrespondinginstruction'sinput
voltage exceeds the threshold stored in the instruction's Limit #2 register. When, for example, the input to
instruction 6 meets the value stored in instruction 6's Limit #2 register, Bit 14 in the Limit Status register will be
set to a“1”.
TIMER
The LM12L458 have an on-board 16-bit timer that includes a 5-bit pre-scaler. It uses the clock signal applied to
pin 23 as its input. It can generate time intervals of 0 through 2
21
clock cycles in steps of 2
5
.This time interval
can be used to delay the execution of instructions. It can also be used to slow the conversion rate when
converting slowly changing signals. This can reduce the amount of redundant data stored in the FIFO and
retrieved by thecontroller.
The user-defined timing value used by the Timer is stored in the 16-bit READ/WRITE Timer register at location
1011 (A4– – A1, BW = 0) or 1011x (A4– – A0, BW = 1) and is pre-loaded automatically. Bits 0– – 7 hold the preset
value's low byte and Bits 8– – 15 hold the high byte. The Timer is activated by the Sequencer only if the current
instruction'sBit 9is set(“1”).If theequivalent decimal value “N” ” (0
N
2
16
1) iswritteninsidethe 16-bit Timer
register and the Timer is enabled by setting an instruction's bit 9 to a “1”, the Sequencer will delay the same
instruction'sexecutionby haltingat state3 (S3), as showninFigure31, for32× × N +2 clockcycles.
DMA
The DMA works in tandem with Interrupt 2. An active DMA Request on pin 32 (DMARQ) requires that the FIFO
interrupt be enabled. The voltage on the DMARQ pin goes high when the number of conversions in the FIFO
equals the5-bit value stored in theInterrupt Enable register (bits 11– – 15). The voltageonthe INT pin goes low at
the same time as the voltage onthe DMARQ pin goes high. The voltage on the DMARQ pin goes low when the
FIFO is emptied. The InterruptStatusregister must be read to clear the FIFOinterrupt flag inorder to enable the
next DMA request.
DMA operationis optimizedthrough theuseof the 16-bitdata bus connection (a logic“0” ” applied tothe BWpin).
Using this bus width allows DMA controllers that have single address Read/Write capability to easily unload the
FIFO. Using DMA on an8-bit data bus is more difficult. Two read operations (low byte, highbyte) are needed to
retrieve each conversion result from the FIFO. Therefore, the DMA controller must be able to repeatedly access
two constant addresses when transferringdata from theLM12L458tothe host system.
FIFO
The result of each conversion stored in an internal read-only FIFO (First-In, First-Out) register. It is located at
1100 (A4– – A1, BW= 0) or 1100x (A4– – A0,BW =1). Thisregister has3216-bitwide locations. Eachlocationholds
13-bitdata. Bits 0– – 3 holdthe four LSB's inthe 12 bits + signmode or “1110” ” in the8 bits + signmode.Bits 4– – 11
holdthe eight MSB's andBit 12holdsthe signbit. Bits13– – 15can holdeitherthe signbit, extending theregister's
two's complement data format to a full sixteen bits or the instruction address that generated the conversion and
the resultingdata. These modes are selected accordingtothelogicstateoftheConfigurationregister'sBit 5.
The FIFO status should be read in the Interrupt Status register (Bits 11– – 15) to determine the number of
conversion results that are held in the FIFO before retrieving them. This will help prevent conversion data
corruption that may take place if the number of reads are greater than the number of conversion results
contained in the FIFO. Trying to read the FIFO when it is empty may corrupt new data being written into the
FIFO. Writing morethan32conversion datainto theFIFO by the ADC resultsin loss of the first conversion data.
Therefore, to preventdata loss, it is recommended thattheLM12L458'sinterruptcapability beusedtoinform the
systemcontrollerthatthe FIFOis full.
Thelower portion (A0= 0)of the data word(Bits 0– – 7) shouldbe read first followed by areadof the upper portion
(A0 = 1) when using the 8-bit bus width (BW = 1). Readingthe upper portion first causes thedata to shift down,
whichresultsin lossof thelower byte.
Bits0– 12hold12-bit+signconversiondata.Bits 0– – 3willbe1110(LSB)whenusing8-bitplussignresolution.
28
SubmitDocumentationFeedback
Copyright©1999– 2013,TexasInstrumentsIncorporated
ProductFolderLinks:LM12L458
LM12L458
www.ti.com
SNAS085B– JULY1999– REVISEDMARCH2013
Bits13– 15holdeithertheinstructionresponsiblefortheassociatedconversiondataorthesignbit.Eithermode
is selectedwithBit 5inthe Configurationregister.
UsingtheFIFO'sfull depth is achievedas follows. Set the valueof the Interrupt Enable registers'sBits 11– – 15 to
1111 and the Interrupt Enable register's Bit 2 to a “1”. This generates an external interrupt when the 31st
conversion is stored in the FIFO. This gives the host processor a chance to send a “0” ” to the LM12L458's Start
bit (Configuration register) and halt theADC before it completes the 32ndconversion. The Sequencer halts after
the current (32) conversion is completed. The conversion data is then transferred to the FIFO and occupies the
32nd location. FIFO overflow is avoided if the Sequencer is halted before the start of the 32nd conversion by
placinga “0” ” inthe Start bit (Configuration register).It isimportant toremember that the Sequencercontinuesto
operateevenifa FIFOinterrupt(INT2)isinternally orexternally generated.Theonlymechanismsthatstop
the Sequencer are an instruction with the PAUSE bit set to “1” ” (halts before instruction execution), placing a “0”
inthe Configurationregister'sSTART bit,orplacinga “1” ” intheConfigurationregister'sRESETbit.
Sequencer
The Sequencer uses a 3-bit counter (Instruction Pointer, or IP, in Figure 4) to retrieve the programmable
conversion instructions stored in the Instruction RAM. The 3-bit counter is reset to 000 during chip reset or if the
current executed instruction hasits Loop bit (Bit 1 in any InstructionRAM“00”)set high(“1”). It incrementsat the
end of the currently executedinstructionand points tothe nextinstruction. It will continueto increment up to 111
unless aninstruction'sLoopbit is set. If thisbitis set, thecounter resets to“000” ” andexecutionbegins againwith
the first instruction. If all instructions have their Loop bit reset to “0”, the Sequencer will execute all eight
instructions continuously. Therefore, it is important torealize that if less than eight instructions are programmed,
the Loop bit on the last instruction must be set. Leaving this bit reset to “0” ” allows the Sequencer to execute
“unprogrammed” instructions,the results ofwhichmay beunpredictable.
TheSequencer's InstructionPointervalueis readable at anytime and isfound inthe Status registerat Bits8– – 10.
TheSequencercango througheight statesduring instructionexecution:
State 0:Thecurrentinstruction'sfirst16bitsarereadfrom theInstructionRAM“00”.Thisstateisoneclock
cyclelong.
State 1:ChecksthestateoftheCalibrationandStartbits.Thisisthe“rest” statewhenevertheSequenceris
stopped using the reset, a Pause command, or the Start bit is reset low (“0”). When the Start bit is set to a “1”,
this state isone clock cyclelong.
State 2:Perform calibration.Ifbit 2orbit6of theConfigurationregisterissettoa“1”, state2is76clock
cycles long. Ifthe Configurationregister'sbit 3is set to a“1”,state2 is4944 clockcycleslong.
State 3:Runtheinternal16-bitTimer.Thenumberofclockcyclesforthisstatevariesaccordingtothevalue
storedintheTimerregister. Thenumberofclock cycles is found by using theexpression below
32T+2
where
• 0
T
2
16
1
(3)
State7:RuntheacquisitiondelayandreadLimit#1'svalueifneeded.Thenumberofclockcyclesfor12-bit+
signmode variesaccordingto
9+2D
where
• Disthe user-programmable4-bitvaluestoredinbits12– – 15ofInstructionRAM“00” ” and islimitedto0
D
15
(4)
Thenumberofclock cycles for8-bit + signor“watchdog” ” modevaries according to
2+2D
where
• Disthe user-programmable4-bitvaluestoredinbits12– – 15ofInstructionRAM“00” ” and islimitedto0
D
15
(5)
State6:Performfirstcomparison.Thisstateis5clockcycleslong.
State4:ReadLimit#2.Thisstateis1clockcyclelong.
Copyright©1999– 2013,TexasInstrumentsIncorporated
SubmitDocumentationFeedback
29
ProductFolderLinks:LM12L458
LM12L458
SNAS085B– JULY1999– REVISEDMARCH2013
www.ti.com
State5:Performaconversionorsecondcomparison.Thisstatetakes44clockcycleswhenusingthe12-bit+
signmode or 21clock cycles when using the8-bit + signmode.The“watchdog” ” mode takes5 clockcycles.
Figure31. SequencerLogic FlowChart (IP = Instruction Pointer)
30
SubmitDocumentationFeedback
Copyright©1999– 2013,TexasInstrumentsIncorporated
ProductFolderLinks:LM12L458
Documents you may be interested
Documents you may be interested