devexpress pdf viewer asp.net mvc : Delete pages from pdf document Library software class asp.net windows web page ajax Chapter%203%20Data%20Converter%20Architectures%20F12-part802

D
ATA 
C
ONVERTER 
A
RCHITECTURES
3.3 S
IGMA
-D
ELTA 
C
ONVERTERS
3.119 
Figure 3.128: Simplified Frequency Domain Linearized Model  
of a Sigma-Delta Modulator 
Note that as the frequency f approaches zero, the output voltage Y approaches X with no 
noise component. At higher frequencies, the amplitude of the signal component 
approaches zero, and the noise component approaches Q. At high frequency, the output 
consists primarily of quantization noise. In essence, the analog filter has a lowpass effect 
on the signal, and a highpass effect on the quantization noise. Thus the analog filter 
performs the noise shaping function in the Σ-∆ modulator model.  
For a given input frequency, higher order analog filters offer more attenuation. The same 
is true of Σ-∆ modulators, provided certain precautions are taken. 
By using more than one integration and summing stage in the Σ-∆ modulator, we can 
achieve higher orders of quantization noise shaping and even better ENOB for a given 
over-sampling ratio as is shown in Figure 3.129 for both a first and second-order Σ-∆ 
modulator.  
The block diagram for the second-order Σ-∆ modulator is shown in Figure 3.130. Third, 
and higher, order Σ-∆ ADCs were once thought to be potentially unstable at some values 
of input—recent analyses using finite rather than infinite gains in the comparator have 
shown that this is not necessarily so, but even if instability does start to occur, it is not 
important, since the DSP in the digital filter and decimator can be made to recognize 
incipient instability and react to prevent it.  
ANALOG FILTER
H(f) =
1
f
X
Y
+
_
X – Y
1
f
( X – Y )
Q = 
QUANTIZATION
NOISE
Y = 
1
f
( X – Y )
 Q
REARRANGING, SOLVING FOR Y:
Y = 
X
f + 1
+
Q f
f + 1
SIGNAL TERM
NOISE TERM
Y
Delete pages from pdf document - copy, paste, cut PDF pages in C#.net, ASP.NET, MVC, Ajax, WinForms, WPF
Easy to Use C# Code to Extract PDF Pages, Copy Pages from One PDF File and Paste into Others
copying a pdf page into word; delete pages of pdf online
Delete pages from pdf document - VB.NET PDF Page Extract Library: copy, paste, cut PDF pages in vb.net, ASP.NET, MVC, Ajax, WinForms, WPF
Detailed VB.NET Guide for Extracting Pages from Microsoft PDF Doc
deleting pages from pdf in preview; copy pdf page into word doc
ANALOG-DIGITAL CONVERSION  
3.120 
Figure 3.129: Sigma-Delta Modulators Shape Quantization Noise 
Figure 3.130: Second-Order Sigma-Delta ADC 
Figure 3.131 shows the relationship between the order of the Σ-∆ modulator and the 
amount of over-sampling necessary to achieve a particular SNR. For instance, if the 
oversampling ratio is 64, an ideal second-order system is capable of providing an SNR of 
about 80 dB. This implies approximately 13 effective number of bits (ENOB). Although 
the filtering done by the digital filter and decimator can be done to any degree of 
precision desirable, it would be pointless to carry more than 13 binary bits to the outside 
world. Additional bits would carry no useful signal information, and would be buried in 
the quantization noise unless post-filtering techniques were employed.  Additional 
resolution can be obtained by increasing the oversampling ratio and/or by using a higher-
order modulator.  
f
s
2
f
s
2
Kf
s
2
Kf
s
2
2ND ORDER
1ST ORDER
DIGITAL
FILTER
+
_
V
IN
INTEGRATOR
+
_
+
_
CLOCK
Kf
s
1-BIT
DAC
INTEGRATOR
DIGITAL FILTER
AND
DECIMATOR
N-BITS
f
s
+
_
1-BIT
DATA
STREAM
VB.NET PDF Page Delete Library: remove PDF pages in vb.net, ASP.
doc.Save(outPutFilePath). How to VB.NET: Delete Specified Pages from PDF. This is a VB .NET example for how to delete several defined pages from a PDF document.
export pages from pdf reader; delete page from pdf file
C# PDF Page Delete Library: remove PDF pages in C#.net, ASP.NET
in C#.NET. How to delete a range of pages from a PDF document. in C#.NET. How to delete several defined pages from a PDF document.
cut pages from pdf file; extract pages from pdf
D
ATA 
C
ONVERTER 
A
RCHITECTURES
3.3 S
IGMA
-D
ELTA 
C
ONVERTERS
3.121 
Figure 3.131: SNR Versus Oversampling Ratio for  
First, Second, and Third-Order Loops 
Idle Tone Considerations 
In our discussion of sigma-delta ADCs up to this point, we have made the assumption 
that the quantization noise produced by the sigma-delta modulator is random and 
uncorrelated with the input signal.  Unfortunately, this is not entirely the case, especially 
for the first-order modulator.  Consider the case where we are averaging 16 samples of 
the modulator output in a 4 bit sigma-delta ADC.   
Figure 3.132 shows the bit pattern for two input signal conditions:  an input signal having 
the value 8/16, and an input signal having the value 9/16.  In the case of the 9/16 signal, 
the modulator output bit pattern has an extra "1" every 16th output.  This will produce 
energy at f
s
/16, which translates into an unwanted tone.  If the oversampling ratio is less 
than 16, this tone will fall into the passband.  In audio, the idle tones can be heard just 
above the noise floor as the input changes from negative to positive fullscale. 
Figure 3.133 shows the correlated idling pattern behavior for a first order sigma-delta 
modulator, and Figure 3.134 shows the relatively uncorrelated pattern for a second-order 
modulator.  For this reason, virtually all sigma-delta ADCs contain at least a second-
order modulator loop, and some use up to fifth-order loops.  
FIRST-ORDER LOOP
9dB / OCTAVE
SECOND-ORDER LOOP
15dB / OCTAVE
THIRD-ORDER LOOP*
21dB / OCTAVE
* > 2nd ORDER LOOPS DO NOT
OBEY LINEAR MODEL
4
8
16
32
64
128
256
0
20
40
60
80
100
120
SNR
(dB)
OVERSAMPLING RATIO, K
C# PDF Page Insert Library: insert pages into PDF file in C#.net
how to merge PDF document files by C# code, how to rotate PDF document page, how to delete PDF page using C# .NET, how to reorganize PDF document pages and how
delete page from pdf file; cut paste pdf pages
C# PDF File & Page Process Library SDK for C#.net, ASP.NET, MVC
Page Process. File: Merge, Append PDF Files. File: Split PDF Document. File: Compress PDF. Page: Create Thumbnails. Page: Insert PDF Pages. Page: Delete Existing
delete page from pdf preview; delete pages of pdf online
ANALOG-DIGITAL CONVERSION  
3.122 
Figure 3.132: Repetitive Bit Pattern in Sigma-Delta Modulator Output 
Figure 3.133: Idling Patterns for First-Order Sigma-Delta Modulator  
(Integrator Output) 
Figure 3.134: Idling Patterns for Second-Order Sigma-Delta Modulator  
(Integrator Output) 
VB.NET PDF Page Insert Library: insert pages into PDF file in vb.
Able to add and insert one or multiple pages to existing adobe PDF document in VB.NET. Add and Insert Multiple PDF Pages to PDF Document Using VB.
delete page from pdf reader; delete page from pdf online
C# Word - Delete Word Document Page in C#.NET
Delete Consecutive Pages from Word in C#. How to delete a range of pages from a Word document. How to delete several defined pages from a Word document.
add and delete pages from pdf; acrobat remove pages from pdf
D
ATA 
C
ONVERTER 
A
RCHITECTURES
3.3 S
IGMA
-D
ELTA 
C
ONVERTERS
3.123 
Higher Order Loop Considerations 
In order to achieve wide dynamic range, sigma-delta modulator loops greater than 
second-order are necessary, but present real design challenges. First of all, the simple 
linear models previously discussed are no longer fully accurate.  Loops of order greater 
than two are generally not guaranteed to be stable under all input conditions. The 
instability arises because the comparator is a non-linear element whose effective "gain" 
varies inversely with the input level. This mechanism for instability causes the following 
behavior:  if the loop is operating normally, and a large signal is applied to the input that 
overloads the loop, the average gain of the comparator is reduced. The reduction in 
comparator gain in the linear model causes loop instability. This causes instability even 
when the signal that caused it is removed.  In actual practice, such a circuit would 
normally oscillate on power-up due to initial conditions caused by turn-on transients. The 
AD1879 dual audio ADC released in 1994 by Analog Devices used a 5
th
order loop. 
Extensive nonlinear stabilization techniques were required in this and similar higher-
order loop designs (References 22-26).  
Multi-Bit Sigma-Delta Converters 
So far we have considered only sigma-delta converters which contain a single-bit ADC 
(comparator) and a single-bit DAC (switch).  The block diagram of Figure 3.135 shows a 
multi-bit sigma-delta ADC which uses an n-bit flash ADC and an n-bit DAC.  Obviously, 
this architecture will give a higher dynamic range for a given oversampling ratio and 
order of loop filter. Stabilization is easier, since second-order loops can generally be 
used.  Idling patterns tend to be more random thereby minimizing tonal effects.  
Figure 3.135: Multi-Bit Sigma-Delta ADC 
DIGITAL
FILTER
AND
DECIMATOR
+
_
CLOCK
Kf
s
V
IN
N-BITS
f
s
f
s
n-BIT DATA
STREAM
n-BITS,
Kf
s
INTEGRATOR
FLASH
ADC
n-BITS
n-BIT
DAC
C# PDF metadata Library: add, remove, update PDF metadata in C#.
C#.NET PDF SDK - Edit PDF Document Metadata in C#.NET. Allow C# Developers to Read, Add, Edit, Update and Delete PDF Metadata in .NET Project.
extract pdf pages; extract pages from pdf document
C# PowerPoint - Delete PowerPoint Document Page in C#.NET
C#. How to delete a range of pages from a PowerPoint document. C#. How to delete several defined pages from a PowerPoint document.
extract page from pdf; copy pdf page into word doc
ANALOG-DIGITAL CONVERSION  
3.124 
The real disadvantage of this technique is that the linearity depends on the DAC linearity, 
and thin film laser trimming is required to approach 16-bit performance levels.  This 
makes the multi-bit architecture extremely impractical to implement on mixed-signal ICs 
using traditional binary DAC techniques.  
However, fully decoded thermometer DACs coupled with proprietary data scrambling 
techniques as used in a number of Analog Devices' audio ADCs and DACs, including the 
24-bit stereo AD1871 (see References 27 and 28) can achieve high SNR and low 
distortion using the multibit architecture. The multibit data scrambling technique both 
minimizes idle tones and ensures better differential linearity. A simplified block diagram 
of the AD1871 ADC is shown in Figure 3.136.  
Figure 3.136: AD1871 24-Bit 96-kSPS Stereo Audio Multi-Bit Sigma-Delta ADC 
The AD1871's analog Σ-∆ modulator section comprises a second order multibit 
implementation using Analog Device's proprietary technology for best performance. As 
shown in  Figure 3.137, the two analog integrator blocks are followed by a flash ADC 
section that generates the multibit samples.  
The output of the flash ADC, which is thermometer encoded, is decoded to binary for 
output to the filter sections and is scrambled for feedback to the two integrator stages. 
The modulator is optimized for operation at a sampling rate of 6.144 MHz (which is 
128×f
s
at 48-kHz sampling and 64×f
s
at 96-kHz sampling). The A-weighted dynamic 
range of the AD1871 is typically 105 dB. Key specifications for the AD1871 are 
summarized in Figure 3.138. 
D
ATA 
C
ONVERTER 
A
RCHITECTURES
3.3 S
IGMA
-D
ELTA 
C
ONVERTERS
3.125 
Figure 3.137: Details of the AD1871 Second-Order Modulator 
and Data Scrambler 
Figure 3.138: AD1871 24-Bit, 96-kSPS Stereo  
Sigma-Delta ADC Key Specifications 
Digital Filter Implications 
The digital filter is an integral part of all sigma-delta ADCs—there is no way to remove 
it. The settling time of this filter affects certain applications especially when using sigma-
delta ADCs in multiplexed applications. The output of a multiplexer can present a step 
function input to an ADC if there are different input voltages on adjacent channels. In 
fact, the multiplexer output can represent a full-scale step voltage to the sigma-delta ADC 
when channels are switched. Adequate filter settling time must be allowed, therefore, in 
such applications. This does not mean that  sigma-delta ADCs shouldn't be used in 
multiplexed applications, just that the settling time of the digital filter must be 
considered. Some newer sigma-delta ADCs such are actually optimized for use in 
multiplexed applications. 
For example, the group delay through the AD1871 digital filter is 910 µs (sampling at 48 
kSPS) and 460 µs (sampling at 96 kSPS)—this represents the time it takes for a step 
function input to propagate through one-half the number of taps in the digital filter. The 
‹ Single +5 V Power Supply
‹ Differential Dual-Channel Analog Inputs
‹ 16-/20-/24-Bit  Word Lengths Supported
‹ 105 dB (typ) A-Weighted Dynamic Range
‹ 103 dB (typ) THD+N (–20 dBFS input)
‹ 0.01 dB Decimator Filter Passband Ripple
‹ Second-Order, 128-/64-Times Oversampling Multibit 
Modulator with Data Scrambling
‹ Less than 350 mW(typ) 
‹ Power-Down Mode
‹ On-Chip Voltage Reference
‹ Flexible Serial Output Interface
‹ 28-Lead SSOP Package
ANALOG-DIGITAL CONVERSION  
3.126 
total settling time is therefore approximately twice the group delay time. The input 
oversampling frequency is 6.144 MSPS for both conditions. The frequency response of 
the digital filter in the AD1871 ADC is shown in Figure 1.139. 
Figure 1.139: AD1871 24-Bit, 96-kSPS Stereo Sigma-Delta ADC  
Digital Filter Characteristics 
In other applications, such as low frequency, high resolution 24-bit measurement sigma-
delta ADCs (such as the AD77xx-series), other types of digital filters may be used. For 
instance, the SINC
3
response is popular because it has zeros at multiples of the 
throughput  rate. For instance a 10-Hz throughput rate produces zeros at 50 Hz and 60 Hz 
which aid in ac power line rejection. 
Multistage Noise Shaping (MASH) Sigma-Delta Converters 
As has been discussed, nonlinear stabilization techniques can be difficult for 3
rd
order 
loops or higher. In many cases, the multibit architecture is preferable. An alternative 
approach to either of these, called multistage noise shaping (MASH), utilizes cascaded 
stable first-order loops (see References 29 and 30).  Figure 3.140 shows a block diagram 
of a three-stage MASH ADC.  The output of the first integrator is subtracted from the 
first DAC output to yield the first stage quantization noise, Q1.  Q1 is then quantized by 
the second stage.  The output of the second integrator is subtracted from the second DAC 
output to yield the second stage quantization noise which is in turn quantized by the third 
stage.   
The output of the first stage is summed with a single digital differentiation of the second 
stage output and a double differentiation of the third stage output to yield the final output.  
The result is that the quantization noise Q1 is suppressed by the second stage, and the 
quantization noise Q2 is suppressed by the third stage yielding the same suppression as a 
third-order loop. Since this result is obtained using three first-order loops, stable 
operation is assured.   
D
ATA 
C
ONVERTER 
A
RCHITECTURES
3.3 S
IGMA
-D
ELTA 
C
ONVERTERS
3.127 
Figure 3.140: Multi-Stage Noise Shaping Sigma-Delta ADC (MASH) 
High Resolution Measurement Sigma-Delta ADCs 
In order to better understand the capability of sigma-delta measurement ADCs and the 
power of the technique, a modern example, the AD7730, will be examined in detail. The 
AD7730 is a member of the AD77XX family and is shown in Figure 3.141. This ADC 
was specifically designed to interface directly to bridge outputs in weigh scale 
applications. The device accepts low-level signals directly from a bridge and outputs a 
serial digital word. There are two buffered differential inputs which are multiplexed, 
buffered, and drive a PGA. The PGA can be programmed for four differential unipolar 
analog input ranges: 0 V to +10 mV, 0 V to +20 mV, 0 V to +40 mV, and 0 V to +80 mV 
and four differential bipolar input ranges: ±10 mV, ±20 mV, ±40 mV, and ±80 mV.  
The maximum peak-to-peak, or noise-free resolution achievable is 1 in 230,000 counts, 
or approximately 18-bits. It should be noted that the noise-free resolution is a function of 
input voltage range, filter cutoff, and output word rate. Noise is greater using the smaller 
input ranges where the PGA gain must be increased. Higher output word rates and 
associated higher filter cutoff frequencies will also increase the noise.  
The analog inputs are buffered on-chip allowing relatively high source impedances. Both 
analog channels are differential, with a common mode voltage range that comes within 
1.2 V of AGND and 0.95 V of AVDD. The reference input is also differential, and the 
common mode range is from AGND to AVDD.  
The 6-bit DAC is controlled by on-chip registers and can remove TARE (pan weight) 
values of up to ±80 mV from the analog input signal range. The resolution of the TARE 
function is 1.25 mV with a +2.5 V reference and 2.5 mV with a +5 V reference.  
ANALOG-DIGITAL CONVERSION  
3.128 
Figure 3.141: AD7730 Sigma-Delta Single-Supply Bridge ADC 
The output of the PGA is applied to the Σ-∆ modulator and programmable digital filter. 
The serial interface can be configured for three-wire operation and is compatible with 
microcontrollers and digital signal processors. The AD7730 contains self-calibration and 
system-calibration options and has an offset drift of less than 5nV/ºC and a gain drift of 
less than 2 ppm/ºC. This low offset drift is obtained using a chop mode which operates 
similarly to a chopper-stabilized amplifier.  
The oversampling frequency of the AD7730 is 4.9152 MHz, and the output data rate can 
be set from 50 Hz to 1200 Hz. The clock source can be provided via an external clock or 
by connecting a crystal oscillator across the MCLK IN and MCLK OUT pins.  
The AD7730 can accept input signals from a dc-excited bridge. It can also handle input 
signals from an ac-excited bridge by using the ac excitation clock signals (ACX and 
ACX
). These are non-overlapping clock signals used to synchronize the external 
switches which drive the bridge. The ACX clocks are demodulated on the AD7730 input.  
The AD7730 contains two 100-nA constant current generators, one source current from 
AVDD to AIN(+) and one sink current from AIN(–) to AGND. The currents are switched 
to the selected analog input pair under the control of a bit in the Mode Register. These 
currents can be used in checking that a sensor is still operational before attempting to take 
measurements on that channel. If the currents are turned on and a full-scale reading is 
obtained, then the sensor has gone open circuit. If the measurement is 0V, the sensor has 
gone short circuit. In normal operation, the burnout currents are turned off by setting the 
proper bit in the Mode Register to 0.  
The AD7730 contains an internal programmable digital filter. The filter consists of two 
sections: a first stage filter, and a second stage filter. The first stage is a sinc
3
lowpass 
MUX
PGA
SIGMA-
DELTA
MODULATOR
PROGRAMMABLE
DIGITAL
FILTER
REFERENCE DETECT
CALIBRATION
MICROCONTROLLER
6-BIT
DAC
+
+/–
AC
EXCITATION
CLOCK
CLOCK
GENERATION
REGISTER BANK
SIGMA-DELTA ADC
SERIAL INTERFACE
AND CONTROL LOGIC
VBIAS
AIN1(+)
AIN1(–)
AIN2(+)/D1
AIN2(–)/D0
ACX
ACX
AVDD
DVDD
REFIN(–)
REFIN(+)
STANDBY
SYNC
MCLK IN
MCLK OUT
SCLK
CS
DIN
DOUT
AGND
DGND
POL
RDY
RESET
100nA
100nA
BUFFER
AD7730
+
_
Documents you may be interested
Documents you may be interested