ADS1252
11
SBAS127D
www.ti.com
DIGITAL FILTER RESPONSE
0
–20
–40
–60
–80
–100
–120
–140
–160
–180
–200
56
57
58
59
60
61
62
63
64
65
55
Frequency (Hz)
Gain (dB)
DIGITAL FILTER RESPONSE
0
–20
–40
–60
–80
–100
–120
–140
–160
–180
–200
56
57
58
59
60
61
62
63
64
65
55
Frequency (Hz)
Gain (dB)
FIGURE 9. Expanded Digital Filter Response (60Hz with a
60Hz Notch).
FIGURE 10. Expanded Digital Filter Response (60Hz with a
10Hz Notch).
to the DOR from MSB to LSB in the time defined by t
1
(see
Figures 11 and 12). The DOUT/DRDY
line then drives the
line LOW for the time defined by t
2
, and then drives the line
HIGH for the time defined by t
3
to indicate that new data is
available to be read. At this point, the function of the DOUT/
DRDY
pin changes to DOUT mode, and data is shifted out
on the pin after t
7
. If the MSB is high (because of a negative
result) the DOUT/DRDY
signal will stay HIGH after the end
of time t
3
. The device communicating with the ADS1252 can
provide SCLKs to the ADS1252 after the time defined by t
6
.
The normal mode of reading data from the ADS1252 is for
the device reading  the ADS1252 to  latch the  data  on the
rising edge of SCLK (since data is shifted out of the ADS1252
on the falling edge of SCLK). In order to retrieve valid data,
the entire DOR must be read before the DOUT/DRDY
pin
reverts back to DRDY
mode.
If SCLKs are not provided to the ADS1252 during the DOUT
mode, the MSB of the DOR is present on the DOUT/DRDY
line  until  the  beginning  of  the  time  defined  by  t
4
 If  an
incomplete read of the ADS1252 takes place in DOUT mode
(that is, fewer than 24 SCLKs are provided), the state of the
last bit  read is  present on the  DOUT/DRDY
line  until the
beginning of the time defined by t
4
. If more than 24 SCLKs
are  provided  during  DOUT  mode,  the  DOUT/DRDY
line
stays LOW until the beginning of the time defined by t
4
.
The  internal  data  pointer  for  shifting  data  out  on
DOUT/DRDY
is reset on the falling edge of the time defined
by t
1
and t
4
. This ensures that the first bit of data shifted out
of the ADS1252 after DRDY
mode is always the MSB of new
data.
SYNCHRONIZING MULTIPLE CONVERTERS
The normal state of SCLK is LOW; however, by holding SCLK
HIGH, multiple ADS1252s can be synchronized. This is ac-
complished by holding SCLK HIGH for at least four, but less
than 20, consecutive  DOUT/DRDY
cycles  (see Figure  13).
After the ADS1252 circuitry detects that SCLK has been held
HIGH for four consecutive DOUT/DRDY
cycles, the DOUT/
DRDY
pin pulses LOW for 3 CLK cycles and then held HIGH,
and the  modulator  is  held  in  a reset  state.  The  modulator
is  released  from  reset  and  synchronization  occurs  on  the
falling  edge  of  SCLK.  It  is  important  to  note  that  prior
to  synchronization,  the  DOUT/DRDY
pulse  of  multiple
ADS1252s in the system can have a difference in timing up
to one DRDY
period. Therefore, to ensure synchronization,
the SCLK must be held HIGH for at least five DRDY
cycles.
The  first  DOUT/DRDY
pulse  after  the  falling  edge  of
SCLK occurs at t
14
. Valid data is not present until the sixth
DOUT/DRDY
pulse.
Pdf rotate just one page - rotate PDF page permanently in C#.net, ASP.NET, MVC, Ajax, WinForms, WPF
Empower Users to Change the Rotation Angle of PDF File Page Using C#
how to rotate all pages in pdf in preview; how to rotate pdf pages and save permanently
Pdf rotate just one page - VB.NET PDF Page Rotate Library: rotate PDF page permanently in vb.net, ASP.NET, MVC, Ajax, WinForms, WPF
PDF Document Page Rotation in Visual Basic .NET Class Application
how to rotate one page in pdf document; how to permanently rotate pdf pages
ADS1252
12
SBAS127D
www.ti.com
POWER-DOWN MODE
The  normal  state  of  SCLK  is  LOW;  however,  by  holding
SCLK HIGH, the ADS1252 enters power-down mode. This is
accomplished  by  holding  SCLK HIGH  for at least 20  con-
secutive  DOUT/DRDY
periods  (see  Figure  14).  After  the
ADS1252 circuitry detects that SCLK is held HIGH for four
consecutive DOUT/DRDY
cycles, the DOUT/DRDY
pin pulses
LOW for three CLK cycles, then held HIGH, and the modu-
lator will be held in a reset state. If SCLK is held HIGH for an
additional  16  DOUT/DRDY
periods,  the  ADS1252  enters
power-down mode and the part is released from power-down
mode on the falling edge of SCLK. It is important to note that
the DOUT/DRDY
pin is held HIGH after four DOUT/DRDY
cycles, but power-down mode is not entered for an additional
16 DOUT/DRDY
periods. The first DOUT/DRDY
pulse after
the falling edge of SCLK occurs at t
16
; however, subsequent
DOUT/DRDY
pulses occur normally. Valid data is not present
until the sixth DOUT/DRDY
pulse.
SERIAL INTERFACE
The ADS1252 includes a simple serial interface which can be
connected to microcontrollers and digital signal processors in
a variety of ways. Communications with the ADS1252 can
commence on the first detection of the DOUT/DRDY
pulse
after power up, although data is valid until the sixth conver-
sion.
It is important to note that the data from the ADS1252 is a
24-bit  result  transmitted  MSB-first  in  Offset  Binary  Two’s
Complement format, as shown in Table III.
The data must be clocked out before the ADS1252 enters
DRDY
mode to ensure reception of valid data, as described
in the DOUT/DRDY
section of this data sheet.
FIGURE 11. DOUT/DRDY Partitioning.
DATA
DRDY Mode
DOUT Mode
DOUT Mode
DATA
DATA
t
4
t
2
t
3
t
1
DRDY Mode
DOUT/DRDY
TABLE  III.  ADS1252  Data  Format  (Offset  Binary  Two's
Complement).
DIFFERENTIAL VOLTAGE INPUT
DIGITAL OUTPUT (HEX)
+Full-Scale
7FFFFF
H
Zero
000000
H
–Full-Scale
800000
H
SYMBOL
DESCRIPTION
MIN
TYP
MAX
UNITS
t
DRDY
Conversion Cycle
384 • CLK
ns
DRDY Mode
DRDY Mode
36 • CLK
ns
DOUT Mode
DOUT Mode
348 • CLK
ns
t
1
DOR Write Time
6 • CLK
ns
t
2
DOUT/DRDY LOW Time
6 • CLK
ns
t
3
DOUT/DRDY HIGH Time (Prior to Data Out)
6 • CLK
ns
t
4
DOUT/DRDY HIGH Time (Prior to Data Ready)
24 • CLK
ns
t
5
Rising Edge of CLK to Falling Edge of DOUT/DRDY
30
ns
t
6
End of DRDY Mode to Rising Edge of First SCLK
30
ns
t
7
End of DRDY Mode to Data Valid (Propagation Delay)
30
ns
t
8
Falling Edge of SCLK to Data Valid (Hold Time)
5
ns
t
9
Falling Edge of SCLK to Next Data Out Valid (Propagation Delay)
30
ns
t
10
SCLK Setup Time for Synchronization or Power Down
30
ns
t
11
DOUT/DRDY Pulse for Synchronization or Power Down
3 • CLK
ns
t
12
Rising Edge of SCLK Until Start of Synchronization
1537 • CLK
7679 • CLK
ns
t
13
Synchronization Time
0.5 • CLK
6143.5 • CLK
ns
t
14
Falling Edge of CLK (After SCLK Goes LOW) Until Start of DRDY Mode
2042.5 • CLK
ns
t
15
Rising Edge of SCLK Until Start of Power Down
7681 • CLK
ns
t
16
Falling Edge of CLK (After SCLK Goes LOW) Until Start of DRDY Mode
591.5 • CLK
592.5 • CLK
ns
t
17
Falling Edge of Last DOUT/DRDY to Start of Power Down
6143.5 • CLK
ns
TABLE II. Digital Timing.
C# PDF: C# Code to Process PDF Document Page Using C#.NET PDF
Able to separate one PDF file into two PDF PDF page processing functions by just following attached C# PDF Page Processing: Rotate PDF Page - detailed guidance
how to rotate a single page in a pdf document; how to rotate a pdf page in reader
C# PDF Page Move Library: re-order PDF pages in C#.net, ASP.NET
library control, developers can swap or adjust the order of all or several PDF document pages, or just change the position of certain one PDF page in an
rotate one page in pdf reader; pdf page order reverse
ADS1252
13
SBAS127D
www.ti.com
FIGURE 12. DOUT/DRDY Timing.
FIGURE 14. Power-Down Mode.
FIGURE 13. Synchronization Mode.
CLK
DOUT/DRDY
SCLK
t5
t1
t2
t3
t4
t7
t6
t8
t9
DRDY Mode
DOUT Mode
tDRDY
MSB
LSB
CLK
DOUT/DRDY
SCLK
t3
t4
t12
t2
t11
t13
t14
tDRDY
t10
tDRDY
4 tDRDY
DATA
DATA
DATA
Synchronization Mode Starts Here
Synchronization Begins Here
DOUT
Mode
t3
t4
t2
DOUT
Mode
CLK
DOUT/DRDY
SCLK
t3
t4
t15
t2
t11
t17
t16
tDRDY
t10
tDRDY
4 tDRDY
DATA
DATA
DATA
Power Down Occurs Here
DOUT
Mode
t3
t4
t2
DOUT
Mode
t11
Process Images in Web Image Viewer | Online Tutorials
Easy to rotate the current picture or file page through just a button click; Commonly used document types are supported, including PDF, multi-page TIFF and
rotate pages in pdf; rotate all pages in pdf preview
VB.NET Create PDF Library SDK to convert PDF from other file
be easily integrated into many MS Visual Studio .NET applications to create PDF with just a few VB.NET: Create a New PDF Document with One Blank Page.
reverse page order pdf; rotate pages in pdf and save
ADS1252
14
SBAS127D
www.ti.com
ISOLATION
The  serial  interface  of  the  ADS1252  provides  for  simple
isolation  methods.  The  CLK  signal  can  be  local  to  the
ADS1252, which then only requires two signals (SCLK and
DOUT/DRDY
) to be used for isolated data acquisition.
LAYOUT
POWER SUPPLY
The power supply should be well regulated and low noise.
For designs requiring very high resolution from the ADS1252,
power-supply  rejection  will  be  a  concern.  Avoid  running
digital lines under the device because they can couple noise
onto the die. High-frequency noise can capacitively couple
into the analog portion of the device and will alias back into
the  passband  of the  digital  filter,  affecting  the  conversion
result.
GROUNDING
The analog and digital sections of the system design must be
carefully and cleanly partitionedl; each section must have its
own ground plane with no overlap between them. GND must
be connected to the analog ground plane, as well as all other
analog grounds. Do not join the analog and digital ground
planes  on  the  board,  but  instead  connect  the  two  with  a
moderate signal trace. For multiple converters, connect the
two ground  planes  at one  location as  central to  all of the
converters as possible. In  some cases, experimentation is
required  to  find  the  best  point  to  connect  the  two  planes
together. The printed circuit board can be designed to pro-
vide  different  analog/digital  ground  connections  via  short
jumpers; the initial prototype can be used to establish which
connection works best.
DECOUPLING
Good decoupling practices must be used for the ADS1252
and for all components in the design. All decoupling capaci-
tors, and specifically the 0.1µF ceramic capacitors, must be
placed as close as possible to the pin being decoupled. A
1µF  to  10µF  capacitor,  in  parallel  with  a  0.1µF  ceramic
capacitor, must be used to decouple V
DD
to GND.
SYSTEM CONSIDERATIONS
The  recommendations  for  power  supplies  and  grounding
change depending on the requirements and specific design
of the overall system. Achieving 24 bits of noise performance
is a great deal more difficult than achieving 12 bits of noise
performance. In general, a system can be broken up into four
different stages:
• Analog Processing
• Analog Portion of the ADS1252
• Digital Portion of the ADS1252
• Digital Processing
For the simplest system consisting of minimal analog signal
processing (basic filtering and gain), a microcontroller, and
one clock source, one can achieve high resolution by power-
ing all components by a common power supply. In addition,
all  components  can share  a common  ground  plane; thus,
there  would be  no distinctions  between analog power and
ground,  and digital power and ground. The layout must still
include a power plane, a ground plane, and careful decoupling.
In a more extreme case, the design can include:
• Multiple ADS1252s
• Extensive Analog Signal Processing
• One or More Microcontrollers, Digital Signal Processors, or
Microprocessors
• Many Different Clock Sources
• Interconnections to Various Other Systems
High resolution will be very difficult to achieve for this design.
The approach would be to break the system into as many
different parts as possible. For example, each ADS1252 may
have its own analog processing front end.
DEFINITION OF TERMS
An attempt has been made to be consistent with the termi-
nology used in this data sheet. In that regard, the definition
of each term is given as follows:
Analog-Input  Differential  Voltage— — for an analog signal
that is fully differential, the voltage range can be compared to
that  of  an  instrumentation  amplifier.  For  example,  if  both
analog inputs of the ADS1252 are at 2.048V, the differential
voltage is 0V; however, if one analog input is at 0V and the
other analog input is at 4.096V, then the differential voltage
magnitude is 4.096V. This is the case regardless of which
input  is  at  0V  and  which  is  at  4.096V.  The  digital-output
VB.NET PDF Page Extract Library: copy, paste, cut PDF pages in vb.
functions, including extracting one or more page(s) from PDF document. To utilize the PDF page(s) extraction function in VB.NET application, you just need to
how to rotate page in pdf and save; pdf rotate just one page
VB Imaging - VB MSI Plessey Barcode Tutorial
Resolution = 96 'set rotation barcode.Rotate = Rotate.Rotate0 barcode 100F, 100F)) docx.Save("C:\\Sample_Barcode.pdf"). Below is just an example of generating an
permanently rotate pdf pages; pdf rotate single page reader
ADS1252
15
SBAS127D
www.ti.com
N
NOISE
ER
ER
(NUMBER
REDUCTION
IN
IN
OF AVERAGES)
FACTOR
µVrms
BITS rms
1
1
31.3µV
18
2
1.414
22.1µV
18.5
4
2
15.6µV
19
8
2.82
11.1µV
19.5
16
4
7.82µV
20
32
5.66
5.53µV
20.5
64
8
3.91µV
21
128
11.3
2.77µV
21.5
256
16
1.96µV
22
512
22.6
1.38µV
22.5
1024
32
978nV
23
2048
45.25
692nV
23.5
4096
64
489nV
24
TABLE IV. Averaging.
result, however, is quite different. The analog-input differen-
tial voltage is given by the following equation:
+V
IN
– (–V
IN
)
 positive  digital  output  is  produced  whenever  the
analog-input differential voltage is positive, whereas negative
digital output is produced whenever the differential is nega-
tive.  For example, a  positive  full-scale  output  is produced
when the converter is configured with a 4.096V reference,
and the analog-input differential is 4.096V, the negative full-
scale  output  is  produced  when  the  differential  voltage  is
–4.096V. In each case, the actual input voltages must remain
within the –0.3V to +V
DD
range.
Actual Analog-Input Voltage— — the voltage at any one ana-
log input relative to GND.
Full-Scale Range (FSR)— — as with most A/D converters, the
full-scale range of the ADS1252 is defined as the input which
produces the positive full-scale digital output minus the input
which  produces  the  negative  full-scale  digital  output.  For
example, when  the  converter  is  configured  with  a  4.096V
reference, the differential full-scale range is:
[4.096V (positive full-scale) – (–4.096V) (negative full-scale)] = 8.192V
Least Significant Bit (LSB) Weight— — this is the theoretical
amount of voltage that the differential voltage at the analog
input  has  to  change  in  order  to observe  a  change in the
output  data of  one  least  significant  bit.  It  is  computed as
follows:
LSBWeight
Full ScaleRange
N
=
2
where N is the number of bits in the digital output.
Conversion Cycle— — as used here, a conversion cycle refers
to the time period between DOUT/DRDY
pulses.
Effective Resolution (ER)— — of the ADS1252 in a particular
configuration  can  be  expressed  in  two  different  units:
bits rms  (referenced to  output) and  µVrms  (referenced  to
input).  Computed  directly  from  the  converter  output  data,
each is a statistical calculation based on a given number of
results. Noise occurs randomly; the rms value represents a
statistical measure which is one standard deviation. The ER
in bits can be computed as follows:
ERinbits rms =
20 log
2
V
Vrms noise
REF
6.02
The  2  •  V
REF
figure  in  each  calculation  represents  the
full-scale range of the ADS1252, this means that both units
are absolute expressions of resolution— — the performance in
different configurations can be directly compared, regardless
of the units.
Noise  Reduction— — for random noise, the ER can be im-
proved with averaging. The result is the reduction in noise by
the factor √ √ N
, where N is the number of averages, as shown
in Table IV; this can be used to achieve true 24-bit perfor-
mance at a lower data rate. To achieve 24 bits of resolution,
more than 24 bits must be accumulated. A 36-bit accumula-
tor is required to achieve an ER of 24 bits. The following uses
V
REF
= 4.096V, with the ADS1252 outputting data at 40kHz,
a 4096 point average takes 102.4ms. The benefits of averag-
ing is degraded if the input signal drifts during that 100ms.
VB.NET TIFF: Rotate TIFF Page by Using RaterEdge .NET TIFF
specific formats are: JPEG, PNG, GIF, BMP, PDF, Word (Docx the target TIFF page(s) accurately and quickly; Rotate single or TIFF page(s) at one time just as you
pdf reverse page order preview; rotate pdf pages
C# Imaging - C# MSI Plessey Barcode Tutorial
96;// set resolution barcode.Rotate = Rotate.Rotate0;// set 100F, 100F)); docx.Save(outputDirectory + "Sample_Barcode.pdf"); }. Below is just an example of
rotate individual pdf pages reader; rotate single page in pdf reader
ADS1252
16
SBAS127D
www.ti.com
DATE
REVISION
PAGE
SECTION
DESCRIPTION
11
DOUT/DRDY
Text changes to DOUT/DRDY section.
Revision History
NOTE: Page numbers for previous revisions may differ from page numbers in the current version.
6/06
D
VB.NET Word: How to Process MS Word in VB.NET Library in .NET
How to Rotate, Merge Word Documents Within VB.NET of the web page, here we just describe each Word powerful & profession imaging controls, PDF document, image
pdf rotate one page; how to rotate just one page in pdf
C# Image Convert: How to Convert MS PowerPoint to Jpeg, Png, Bmp
RasterEdge.XDoc.PDF.dll. The last one is for rendering PowerPoint file to raster image Gif. This demo code just converts PowerPoint first page to Gif image.
save pdf rotated pages; rotate pdf page permanently
PACKAGE OPTION ADDENDUM
www.ti.com
24-Jan-2013
Addendum-Page 1
PACKAGING INFORMATION
Orderable Device
Status
(1)
Package Type
Package
Drawing
Pins
Package Qty
Eco Plan
(2)
Lead/Ball Finish
MSL Peak Temp
(3)
Op Temp (°C)
Top-Side Markings
(4)
Samples
ADS1252U
ACTIVE
SOIC
D
8
75
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
ADS
1252U
ADS1252U/2K5
ACTIVE
SOIC
D
8
2500
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
ADS
1252U
ADS1252U/2K5G4
ACTIVE
SOIC
D
8
2500
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
ADS
1252U
ADS1252UG4
ACTIVE
SOIC
D
8
75
Green (RoHS
& no Sb/Br)
CU NIPDAU
Level-2-260C-1 YEAR
ADS
1252U
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD:  The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based  die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br)  and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)
(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) Only one of markings shown within the brackets will appear on the physical device.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
PACKAGE OPTION ADDENDUM
www.ti.com
24-Jan-2013
Addendum-Page 2
Documents you may be interested
Documents you may be interested