open pdf file in asp net c# : How to insert a text box in pdf Library SDK component .net asp.net azure mvc 17122451-part489

LTC1272
11
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Unipolar Operation
Figure 9 shows the ideal input/output characteristic for the 
0V to 5V input range of the LTC1272. The code transitions 
occur midway between successive integer LSB values 
(i.e., 1/2LSB, 3/2LSBs, 5/2LSBs . . . FS – 3/2LSBs). The 
output code is natural binary with 1 LSB = FS/4096 = 
(5/4096)V = 1.22mV.
Unipolar Offset and Full-Scale Error Adjustment
In applications where absolute accuracy is important, then 
offset and full-scale error can be adjusted to zero. Offset 
error must be adjusted before full-scale error. Figure 10 
shows the extra components required for full-scale error 
adjustment. Zero offset is achieved by adjusting the offset 
of the op amp driving A
IN
(i.e., A1 in Figure 10). For zero 
offset error apply 0.61mV (i.e., 1/2LBS) at V
IN
and adjust 
the op amp offset voltage until the ADC output code flickers 
between 0000 0000 0000 and 0000 0000 0001.
For zero full-scale error apply an analog input of 4.99817V 
(i.e., FS – 3/2LSBs or last code transition) at V
IN
and adjust 
R1 until the ADC output code flickers between 1111 1111 
1110 and 1111 1111 1111.
Figure 8. LTC1272 Internal 2.42V Reference
Figure 9. LTC1272 Ideal Input/Output Transfer Characteristic
Figure 7. Operating Waveforms Using an External Clock Source for CLK IN
LTC1272 • F07
CS & RD
BUSY
CLK IN
50ns TYP
DB0
(LSB)
DB1
DB10
DB11
(MSB)
CLK OUT
LTC1272 • F08
+
CURVATURE
CORRECTED
BANDGAP
REFERENCE
TO DAC
V
REF
AGND
5V
LTC1272
0.1µF
10µF
+
3
2
OUTPUT CODE
A
IN
, INPUT VOLTAGE (IN TERMS OF LSBs)
0
00...000
00...001
00...010
00...011
11...110
11...111
1
FS
LT1272 • F09
2 3
11...101
LSB
LSBs
LSBs
FS – 1LSB
FS = 5V
1LSB =
FS
––––
4096
FULL-SCALE
TRANSITION
How to insert a text box in pdf - insert text into PDF content in C#.net, ASP.NET, MVC, Ajax, WinForms, WPF
XDoc.PDF for .NET, providing C# demo code for inserting text to PDF file
add text to pdf in acrobat; adding text to a pdf document
How to insert a text box in pdf - VB.NET PDF insert text library: insert text into PDF content in vb.net, ASP.NET, MVC, Ajax, WinForms, WPF
Providing Demo Code for Adding and Inserting Text to PDF File Page in VB.NET Program
add text to pdf acrobat; how to insert text into a pdf file
LTC1272
12
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Figure 10. Unipolar 0V to 5V Operation with Gain Error Adjust
R3
15Ω
LTC1272 • F10
+
A
IN
AGND
R2
20k
R1
200Ω
V
IN
0V TO 5V
ANALOG
INPUT
A1
LT1007
*ADDITIONAL PINS OMITTED FOR CLARITY
LTC1272
1
3
Application Hints
Wire wrap boards are not recommended for high reso-
lution or high speed A/D converters. To obtain the best 
performance from the LTC1272 a printed circuit board is 
required. Layout for the printed circuit board should en-
sure that digital and analog signal lines are separated as 
much as possible. In particular, care should be taken not 
to run any digital track alongside an analog signal track 
or underneath the LTC1272. The analog input should be 
screened by AGND.
A single point analog ground separate from the logic system 
ground should be established with an analog ground plane 
at pin 3 (AGND) or as close as possible to the LTC1272, 
as shown in Figure 11. Pin 12 (LTC1272 DGND) and all 
other analog grounds should be connected to this single 
analog ground point. No other digital grounds should be 
connected to this analog ground point. Low impedance 
analog and digital power supply common returns are es-
sential to low noise operation of the ADC and the foil width 
for these tracks should be as wide as possible.
Noise: Input signal leads to A
IN
and signal return leads 
from AGND (pin 3) should be kept as short as possible to 
minimize input noise coupling. In applications where this 
is not possible, a shielded cable between source and ADC 
is recommended. Also, since any potential difference in 
grounds between the signal source and ADC appears as 
an error voltage in series with the input signal, attention 
should be paid to reducing the ground circuit impedances 
as much as possible.
In applications where the LTC1272 data outputs and 
control signals are connected to a continuously active 
microprocessor bus, it is possible to get LSB errors in 
conversion results. These errors are due to feedthrough 
from the microprocessor to the successive approximation 
comparator. The problem can be eliminated by forcing the 
microprocessor into a Wait state during conversion (see 
Slow Memory Mode interfacing), or by using three-state 
buffers to isolate the LTC1272 data bus.
Timing and Control
Conversion start and data read operations are controlled by 
three LTC1272 digital inputs; HBEN, CS and RD. Figure 12  
shows the logic structure associated with these inputs. 
The three signals are internally gated so that a logic “0” is 
required on all three inputs to initiate a conversion. Once 
initiated it cannot be restarted until conversion is complete. 
Converter status is indicated by the BUSY output, and this 
is low while conversion is in progress.
Figure 11. Power Supply Grounding Practice
LTC1272 • F11
A
IN
AGND
V
REF
V
DD
DGND
LTC1272
DIGITAL
SYSTEM
C1
C2
C3
C4
+
ANALOG GROUND PLANE
GROUND CONNECTION
TO DIGITAL CIRCUITRY
ANALOG
INPUT
CIRCUITRY
3
2
24
12
1
VB.NET PDF Text Box Edit Library: add, delete, update PDF text box
Extract Field Data. Data: Auto Fill-in Field Data. Field: Insert, Delete, Update Highlight Text. Add Text. Add Text Box. Drawing Markups. PDF Print. Work with
how to insert pdf into email text; add text pdf acrobat
C# PDF Text Box Edit Library: add, delete, update PDF text box in
C# PDF: Add Text Box. C#.NET PDF SDK - Add Text Box to PDF Page in C#.NET. C# Explanation to How to Add Text Box to PDF Page in C# Project with .NET PDF Library.
adding text pdf file; how to insert text box in pdf document
LTC1272
13
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
There are two modes of operation as outlined by the tim-
ing diagrams of Figures 13 to 17. Slow Memory Mode is 
designed for microprocessors which can be driven into a 
Wait state, a Read operation brings CS and RD low which 
initiates a conversion and data is read when conversion 
is complete.
The second is the ROM Mode which does not require 
microprocessor Wait states. A Read operation brings CS 
and RD low which initiates a conversion and reads the 
previous conversion result.
Figure 12. Internal Logic for Control Inputs CS, RD and HBEN
Figure 13. RD and CLK IN for Synchronous Operation
LTC1272 • F12
BUSY
FLIP
FLOP
CLEAR
Q
D
ACTIVE HIGH
ACTIVE HIGH
ENABLE THREE-STATE OUTPUTS
D11....D0/8 = DB11....DB0
ENABLE THREE-STATE OUTPUTS
D11....D8 = DB11....DB8
D7....D4 = LOW
D3/11....D0/8 = DB11....DB8
CONVERSION START
(RISING EDGE TRIGGER)
5V
HBEN
CS
RD
LTC1272
D11....D0/8 ARE THE ADC DATA OUTPUT PINS
DB11....DB0 ARE THE 12-BIT CONVERSION RESULTS
19
21
20
LTC1272 • F13
CS & RD
BUSY
CLK IN
≥ 40ns*
t
2
t
14
t
CONV
t
13
DB0
(LSB)
DB1
DB10
DB11
(MSB)
UNCERTAIN CONVERSION TIME FOR 30ns < t
14
< 180ns
THE LTC1272 IS ALSO COMPATIBLE WITH THE AD7572 SYNCHRONIZATION MODES.
SEE “DIGITAL INTERFACE” TEXT.
*
Table 1. Data Bus Output, CS and RD = Low
PIN 4
PIN 5
PIN 6
PIN 7
PIN 8
PIN 9
PIN 10
PIN 11
PIN 13
PIN 14
PIN 15
PIN 16
Data Outputs*
D11
D10
D9
D8
D7
D6
D5
D4
D3/11
D2/10
D1/9
D0/8
HBEN = LOW
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
HBEN = HIGH
DB11
DB10
DB9
DB8
LOW
LOW
LOW
LOW
DB11
DB10
DB9
DB8
Note:  *D11 . . . D0/8 are the ADC data output pins 
DB11 . . . DB0 are the 12-bit conversion results, DB11 is the MSB
C# PDF Annotate Library: Draw, edit PDF annotation, markups in C#.
C#.NET: Add Text Box to PDF Document. Provide users with examples for adding text box to PDF and edit font size and color in text box field in C#.NET program.
adding text to a pdf in acrobat; add text to pdf file
C# WPF PDF Viewer SDK to annotate PDF document in C#.NET
Support to replace PDF text with a note annotation. Ability to insert a text note after selected text. Support to create a text box annotation to PDF file.
adding text to pdf form; add text to pdf file reader
LTC1272
14
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Data Format
The output data format can be either a complete parallel 
load for 16-bit microprocessors or a two byte load for 
8-bit microprocessors. Data is always right justified (i.e., 
LSB is the most right-hand bit in a 16-bit word). For a two 
byte read, only data outputs D7. . . D0/8 are used. Byte 
selection is governed by the HBEN input which controls 
an internal digital multiplexer. This multiplexes the 12 bits 
of conversion data onto the lower D7. . .D0/8 outputs  
(4MSBs or 8LSBs) where it can be read in two read cycles. 
The 4MSBs always appear on D11 . . . D8 whenever the 
three-state output drives are turned on.
Slow Memory Mode, Parallel Read (HBEN = Low)
Figure 14 and Table 2 show the timing diagram and data 
bus status for Slow Memory Mode, Parallel Read. CS 
and RD going low triggers a conversion and the LTC1272 
acknowledges by taking BUSY low. Data from the previous 
conversion appears on the three-state data outputs. BUSY 
returns high at the end of conversion when the output 
latches have been updated and the conversion result is 
placed on data outputs D11 . . . D0/8.
Slow Memory Mode, Two Byte Read
For a two byte read, only 8 data outputs D7 . . . D0/8 are 
used. Conversion start procedure and data output status 
for the first read operation is identical to Slow Memory 
Mode, Parallel Read. See Figure 15 timing diagram and 
Table 3 data bus status. At the end of conversion the low 
data byte (DB7 . . . DB0) is read from the ADC. A second 
Read operation with HBEN high, places the high byte on 
data outputs D3/11 . . . D0/8 and disables conversion 
start. Note the 4MSBs appear on data outputs D11 . . . 
D8 during the two Read operations above. 
ROM Mode, Parallel Read (HBEN = Low)
The ROM Mode avoids placing a microprocessor into a 
Wait state. A conversion is started with a Read operation 
and the 12 bits of data from the previous conversion is 
available on data outputs D11 . . . D0/8 (see Figure 16 and 
Table 4). This data may be disregarded if not required. A 
second Read operation reads the new data (DB11 . . . DB0) 
and starts another conversion. A delay at least as long 
as the LTC1272 conversion time plus the 1µs minimum 
delay between conversions must be allowed between 
Read operations.
Figure 14. Slow Memory Mode, Parallel Read Timing Diagram
t
1
t
2
t
11
t
10
t
6
t
7
t
5
t
1
t
3
t
12
t
CONV
OLD DATA
DB11-DB0
NEW DATA
DB11-DB0
TRACK
HOLD
DATA
BUSY
RD
CS
RD
LTC1272 • F14
Table 2. Slow Memory Mode, Parallel Read Data Bus Status
Data Outputs
D11
D10
D9
D8
D7
D6
D5
D4
D3/11
D2/10
D1/9
D0/8
Read
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
.NET PDF Document Viewing, Annotation, Conversion & Processing
Extract bookmark & outlines. Extract hyperlink inside PDF. PDF Write. Insert text, text box into PDF. Edit, delete text from PDF. Insert images into PDF.
how to enter text into a pdf form; adding text to pdf document
VB.NET PDF - Annotate PDF with WPF PDF Viewer for VB.NET
annotation. Ability to insert a text note after selected text. transparency. Support to create a text box annotation to PDF file in .NET project. VB
how to insert text in pdf using preview; how to insert text into a pdf with acrobat
LTC1272
15
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Figure 15. Slow Memory Mode, Two Byte Read Timing Diagram
OLD DATA
DB7-DB0
NEW DATA
DB7-DB0
TRACK
HOLD
DATA
BUSY
RD
CS
RD
LTC1272 • F15
t
8
t
1
t
2
t
3
t
CONV
t
11
t
9
t
8
t
9
t
5
t
1
t
4
t
5
t
10
t
10
t
6
t
7
t
3
t
7
t
12
t
12
HBEN
NEW DATA
DB11-DB8
Table 3. Slow Memory Mode, Two Byte Read Data Bus Status
Data Outputs
D7
D6
D5
D4
D3/11
D2/10
D1/9
D0/8
First Read
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
Second Read
Low
Low
Low
Low
DB11
DB10
DB9
DB8
Figure 16. ROM Mode, Parallel Read Timing Diagram
HOLD
t
12
t
7
TRACK
DATA
t
3
t
7
t
3
t
2
t
CONV
t
CONV
t
11
t
1
t
4
t
5
t
4
t
1
t
5
t
2
t
12
OLD DATA
DB11-DB0
NEW DATA
DB11-DB0
BUSY
RD
CS
LTC1272 • F16
Table 4. ROM Mode, Parallel Read Data Bus Status
Data Outputs
D11
D10
D9
D8
D7
D6
D5
D4
D3/11
D2/10
D1/9
D0/8
First Read (Old Data)
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
Second Read
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
VB.NET PDF Field Edit library: insert, delete, update pdf form
VB.NET DLLs: Insert, Delete and Update Field. 3", "Item 4"} fields.Add(field4) ' add a combo box field with VB.NET Demo Code: Delete a Form Field in PDF Page.
add text pdf reader; add text boxes to pdf
C# PDF Field Edit Library: insert, delete, update pdf form field
Able to add text field to specified PDF file position in C# Project DLLs: Insert, Delete and Update Field in fields.Add(field4); // add a combo box field with
add text to pdf; adding text to pdf
LTC1272
16
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Figure 17. ROM Mode, Two Byte Read Timing Diagram
Table 5. ROM Mode, Two Byte Read Data Bus Status
Data Outputs
D7
D6
D5
D4
D3/11
D2/10
D1/9
D0/8
First Read
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
Second Read
Low
Low
Low
Low
DB11
DB10
DB9
DB8
Third Read
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
OLD DATA
DB7-DB0
NEW DATA
DB11-DB8
TRACK
HOLD
DATA
BUSY
RD
CS
RD
LTC1272 • F17
t
8
t
1
t
2
t
3
t
CONV
t
11
t
9
t
8
t
9
t
5
t
1
t
4
t
5
t
10
t
3
t
7
t
3
t
7
t
12
t
12
HBEN
t
7
t
4
t
1
t
8
t
9
NEW DATA
DB7-DB0
t
2
t
4
t
5
ROM Mode, Two Byte READ
As previously mentioned for a two byte read, only data 
outputs D7 . . . D0/8 are used. Conversion is started in 
the normal way with a Read operation and the data output 
status is the same as the ROM Mode, Parallel Read. See 
Figure 17 timing diagram and Table 5 data bus status. 
Two more Read operations are required to access the new 
conversion result. A delay equal to the LTC1272 conversion 
time must be allowed between conversion start and the 
second data Read operation. The second Read operation, 
with HBEN high, disables conversion start and places the 
high byte (4 MSBs) on data outputs D3/11 . . . DO18. A 
third read operation accesses the low data byte (DB7 
. . . DB0) and starts another conversion. The 4 MSB’s 
appear on data outputs D11 . . . D8 during all three read 
operations above.
Microprocessor Interfacing
The LTC1272 is designed to interface with microproces-
sors as a memory mapped device. The CS and RD control 
inputs are common to all peripheral memory interfacing. 
The HBEN input serves as a data byte select for 8-bit pro-
cessors and is normally connected to the microprocessor 
address bus.
MC68000 Microprocessor
Figure 18 shows a typical interface for the MC68000. The 
LTC1272 is operating in the Slow Memory Mode. Assuming 
the LTC1272 is located at address C000, then the following 
single 16-bit Move instruction both starts a conversion 
and reads the conversion result:
Move.W $C000,D0
LTC1272
17
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
At the beginning of the instruction cycle when the ADC 
address is selected, BUSY and CS assert DTACK, so that 
the MC68000 is forced into a Wait state. At the end of 
conversion BUSY returns high and the conversion result 
is placed in the D0 register of the microprocessor.
8085A, Z80 Microprocessor
Figure 19 shows a LTC1272 interface for the Z80 and 
8085A. The LTC1272 is operating in the Slow Memory 
Mode and a two byte read is required. Not shown in the 
figure is the 8-bit latch required to demultiplex the 8085A 
common address/data bus. A0 is used to assert HBEN, 
so that an even address (HBEN = LOW) to the LTC1272 
will start a conversion and read the low data byte. An odd 
address (HBEN = HIGH) will read the high data byte. This  
is accomplished with the single 16-bit Load instruction 
below:
For the 8085A 
LHLD (B000)   
For the Z80 
LDHL, (B000)
This is a two byte read instruction which loads the ADC data 
(address B000) into the HL register pair. During the first 
read operation, BUSY forces the microprocessor to Wait 
for the LTC1272 conversion. No Wait states are inserted 
during the second read operation when the microprocessor 
is reading the high data byte.
TMS32010 Microcomputer
Figure 20 shows an LTC1272 TMS32010 interface. The 
LTC1272 is operating in the ROM Mode. The interface is 
designed for a maximum TMS32010 clock frequency of 
18MHz but will typically work over the full TMS32010 
clock frequency range.
The LTC1272 is mapped at a port address. The following 
I/O instruction starts a conversion and reads the previous 
conversion result into data memory:
IN A,PA 
(PA = PORT ADDRESS)
When conversion is complete, a second I/O instruction 
reads the up-to-date data into memory and starts another 
conversion. A delay at least as long as the ADC conversion 
time must be allowed between I/O instructions.
Figure 18. LTC1272 MC68000 Interface
DATA BUS
LTC1272 • F18
ADDRESS BUS
D0
D11
R/W
DTACK
AS
A1
A23
MC68000
ADDRESS
DECODE
EN
D0/8
D11
RD
BUSY
CS
HBEN
LTC1272
ADDITIONAL PINS OMITTED FOR CLARITY
Figure 19. LTC1272 8085A/Z80 Interface
Figure 20. LTC1272 TMS32010 Interface
DATA BUS
LTC1272 • F19
ADDRESS BUS
D0
D7
RD
WAIT
MREQ
A0
A15
Z80
8085A
ADDRESS
DECODE
EN
D0/8
D7
RD
BUSY
CS
HBEN
LINEAR CIRCUITRY OMITTED FOR CLARITY
LTC1272
A0
DATA BUS
LTC1272 • F20
PORT ADDRESS BUS
D0
D11
DEN
PA0
PA2
TMS32010
ADDRESS
DECODE
EN
D0/8
D11
RD
CS
HBEN
LTC1272
LINEAR CIRCUITRY OMITTED FOR CLARITY
LTC1272
18
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Compatibility with the AD7572
Figure 21 shows the simple, single 5V configuration 
recommended for new designs with the LTC1272. If an 
AD7572 replacement or upgrade is desired, the LTC1272 
can be plugged into an AD7572 socket with minor modi-
fications. It can be used as a replacement or to upgrade 
with sample-and-hold, single supply operation and reduced 
power consumption.
The LTC1272, while consuming less power overall than the 
AD7572, draws more current from the 5V supply (it draws 
no power from the –15V supply). Also, a 1µs minimum 
time between conversions must be provided to allow the 
sample-and-hold to reacquire the analog input. Figure 22 
shows that if the clock is synchronous with CS and RD, 
it is only necessary to short out the 10Ω series resistor 
and reverse the polarity of the 10µF bypass capacitor on 
the V
REF
pin. The –15V supply is not required and can be 
removed, or, because there is no internal connection to 
pin 23, it can remain unmodified. The clock can be con-
sidered synchronous with CS and RD in cases where the 
LTC1272 CLK IN signal is derived from the same clock as 
the microprocessor reading the LTC1272.
Figure 21. Single 5V Supply, 3µs, 12-Bit Sampling ADC
10µF
IN
REF
D11 (MSB)
D10
D9
D8
D7
CLK IN
CLK OUT
HBEN
RD
CS
BUSY
NC
V
LTC1272
D6
D5
D4
DGND
D3/11
D2/10
D1/9
D0/8
A
V
AGND
DD
µP
CONTROL
LINES
0.1µF*
5V
8 OR 12-BIT
PARALLEL
BUS
ANALOG INPUT
(0V TO 5V)
10µF
0.1µF
*
FOR GROUNDING AND BYPASSING HINTS
SEE FIGURE 11 AND APPLICATION HINTS
SECTION
*
LTC1272 • 21
+
+
2.42V
V     
OUTPUT
REF
LTC1272
19
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
If the clock signal for the AD7572 is derived from a separate 
crystal or other signal which is not synchronous with the 
microprocessor clock, then the signals need to be synchro-
nized for the LTC1272 to achieve best analog performance 
(see Clock and Control Synchronization). The best way 
to synchronize these signals is to drive the CLK IN pin of 
the LTC1272 with a derivative of the processor clock, as 
mentioned above and shown in Figure 22. Another way, 
shown in Figure 23, is to use a flip-flop to synchronize the 
RD to the LTC1272 with the CLK IN signal. This method 
will work but has two disavantages over the first: because 
the RD is delayed by the flip-flop, the actual conversion 
start and the enabling of the LTC1272’s BUSY and data 
outputs can take up to one CLK IN cycle to respond to a 
RD↓ convert command from the processor. The sampling 
of the analog input no longer occurs at the processor’s 
falling RD edge but may be delayed as much as one CLK 
IN cycle. Although the LTC1272 will still exhibit excellent 
DC performance, the flip-flop will introduce jitter into the 
sampling which may reduce the usefulness of this method 
for AC systems.
Figure 22. Plugging the LTC1272 into an AD7572 Socket
Case 1: Clock Synchronous with CS and RD
10µF
IN
REF
D11 (MSB)
D10
D9
D8
D7
CLK IN**
CLK OUT
HBEN
RD
CS
BUSY
NC
V
LTC1272
D6
D5
D4
DGND
D3/11
D2/10
D1/9
D0/8
A
V
AGND
DD
µP
CONTROL
LINES
0.1µF
–15V
µP
DATA
BUS
ANALOG INPUT
(0V TO 5V)
10µF
0.1µF
THE LTC1272 HAS THE SAME 0V TO 5V INPUT RANGE BUT PROVIDES A 2.42V
REFERENCE OUTPUT AS OPPOSED TO THE –5.25V OF THE AD7572. FOR PROPER
OPERATION, REVERSE THE REFERENCE CAPACITOR POLARITY AND SHORT OUT THE
10Ω RESISTOR.
*
THE ADC CLOCK SHOULD BE SYNCHRONIZED TO THE CONVERSION START
SIGNALS (CS, RD) OR 1-2 LSBs OF OUTPUT CODE NOISE MAY OCCUR. DERIVING
THE ADC CLOCK FROM THE µP CLOCK IS ADEQUATE.
**
THE LTC1272 CAN ACCOMMODATE THE –15V SUPPLY OF THE AD7572 BUT DOES
NOT REQUIRE IT. PIN 23 OF THE LTC1272 IS NOT INTERNALLY CONNECTED.
LTC1272 • F22
2.42V
    
OUTPUT
*
REF
10Ω*
+
10µF
0.1µF
5V
+
+
LTC1272
20
1272fc
For more information www.linear.com/1272
APPLICATIONS INFORMATION
Figure 23. Plugging the LTC1272 into an AD7572 Socket
Case 2: Clock Not Synchronous with CS and RD
EXTERNAL
ASYNCHRONOUS
CLOCK
10µF
IN
REF
D11 (MSB)
D10
D9
D8
D7
CLK IN
CLK OUT
HBEN
RD
CS
BUSY
NC
V
LTC1272
D6
D5
D4
DGND
D3/11
D2/10
D1/9
D0/8
A
V
AGND
DD
µP
CONTROL
LINES
0.1µF
–15V
µP
DATA
BUS
ANALOG INPUT
(0V TO 5V)
10µF
THE LTC1272 HAS THE SAME 0V TO 5V INPUT RANGE BUT PROVIDES A 2.42V
REFERENCE OUTPUT AS OPPOSED TO THE –5.25V OF THE AD7572. FOR PROPER
OPERATION, REVERSE THE REFERENCE CAPACITOR POLARITY AND SHORT OUT THE
10Ω RESISTOR.
*
THE D FLIP-FLOP SYNCHRONIZES THE CONVERSION START SIGNAL (RD  ) TO THE
ADC CLK       SIGNAL TO PREVENT OUTPUT CODE NOISE WHICH OCCURS WITH
AN ASYNCHRONOUS CLOCK.
**
THE LTC1272 CAN ACCOMMODATE THE –15V SUPPLY OF THE AD7572 BUT DOES
NOT REQUIRE IT. PIN 23 OF THE LTC1272 IS NOT INTERNALLY CONNECTED.
LTC1272 • F23
2.42V
    
OUTPUT
*
REF
10Ω*
0.1µF
+
10µF
0.1µF
5V
+
OUT
74HC04
RD
S
Q
D**
CLK
1/2
74HC74
OR
+
Documents you may be interested
Documents you may be interested