c# document to pdf : Add links to pdf file software Library dll windows asp.net web page web forms Thesis-hongtu2-part58

2.1. ASIC VS. FPGA
9
Logic block
Configurable routing
I/O block
Figure 2.1:
Aconceptual FPGA structure with configurable logic blocks
and routing.
4input
Look-up
Table
Inputs
Clock
Mux
D
Q
Figure 2.2:
Simplified programmable logic elements in an typical FPGA
architecture.
Add links to pdf file - insert, remove PDF links in C#.net, ASP.NET, MVC, Ajax, WinForms, WPF
Free C# example code is offered for users to edit PDF document hyperlink (url), like inserting and deleting
add a link to a pdf; pdf edit hyperlink
Add links to pdf file - VB.NET PDF url edit library: insert, remove PDF links in vb.net, ASP.NET, MVC, Ajax, WinForms, WPF
Help to Insert a Hyperlink to Specified PDF Document Page
pdf email link; add links to pdf document
10
CHAPTER 2. HARDWARE IMPLEMENTATION TECHNOLOGIES
CLB
CLB
CLB
CLB
MUX
SRAM
SRAM
SRAM
Figure 2.3:
Configurable routing resources controlled by SRAMs.
Table 2.2:
Comparisons between ASICs and FPGAs.
ASICs
FPGAs
Clock speed
High
Low
Power
Low
High
Unit cost with volume production
Low
High
Logic Integration
High
Low
Flexibility
Low
High
Back-end Design Effort
High
Low
Integrated Features
Low
High
C# PDF Convert to HTML SDK: Convert PDF to html files in C#.net
HTML converter toolkit SDK, preserves all the original anchors, links, bookmarks and to Use C#.NET Demo Code to Convert PDF Document to Add necessary references
add hyperlinks to pdf online; clickable links in pdf
C# Create PDF Library SDK to convert PDF from other file formats
PDF with a blank page, bookmarks, links, signatures, etc. metadata adding control, you can add some additional information to generated PDF file.
add link to pdf; adding hyperlinks to pdf
2.1. ASIC VS. FPGA
11
To ensure programmability, many FPGA devices utilize pass transistors
to connect different logic cells dynamically, see figure 2.3. These active
routing resources add significant delays to signal paths. Furthermore, the
length of each wire is fixed to either short, medium, and long types. No
further optimization can be exploited on the wire length even when two
logic elements are very close to each other. The situation could get even
worse if high logic utilization is encountered, in which case it is difficult
to find a appropriate route within certain regions. As a result, physically
adjacent logic elements do not necessarily get a short signal path. In
contrast, ASICs has the facility to utilize optimally buffered wires imple-
mented with metal in many layers, which can even route over logic cells.
Another contributor to FPGAs speed degradation lies in its logic granu-
larity. In order to achieve programmability, look-up tables are used which
usually have a fixed number of inputs. Any logic function with slightly
more input variables will take up additional look-up tables, which will
again introduce additional routing and delay. On the contrary, ASICs,
usually with a rich spectrum types of logic gates of varying functionality
and drive strength (e.g. over 500 types for UMC 0.13 µm technology
used at the department), logic functions can be very fine tuned during
synthesis process to meet a better timing constraint.
Power The active routing in FPGA devices does not only increase signal path
delays, it also introduce extra capacitance. Combined with large capaci-
tances caused by the fixed interconnection wire length, the capacitance in
FPGA signal path is in general several times larger than that of an ASIC.
Substantial power consumption is dissipated during signal switching that
drives such signal paths. In addition, FPGAs have pre-made dedicated
clock routing resources, which are connected to all the flip flops on an
FPGA in the same clock domain. The capacitance of the flip flop will
contribute to the total switching power even when it is not used. Fur-
thermore, the extra SRAMs used to program look-up tables and wires
also consume static power.
Logic density The logic density on an FPGA is usually much lower compared
to ASICs. Active routing device takes up substantial chip area. Look-up
tables waste logic resource when they are not fully used, which is also
true for flip-flops following each look-up table. Due to relatively low logic
density, around 1/3 of large ASIC designs in the market usually could not
fit into one single FPGA [5]. Low logic density increase the cost per unit
chip area, which makes ASIC design more preferable for industry designs
in mass production.
Despite of all the above drawbacks, FPGA implementation also comes with
VB.NET PDF Convert to HTML SDK: Convert PDF to html files in vb.
Embed PDF hyperlinks to HTML links in VB.NET. Add necessary references: This professional .NET solution that is designed to convert PDF file to HTML web page
add hyperlink to pdf acrobat; clickable links in pdf from word
.NET PDF Document Viewing, Annotation, Conversion & Processing
Add, edit, delete links. Form Process. Fill in form data programmatically. Read form data from PDF form file. Add, Update, Delete form fields programmatically.
pdf link to specific page; pdf link to attached file
12
CHAPTER 2. HARDWARE IMPLEMENTATION TECHNOLOGIES
quite a few advantages, which is served as the motivation in the thesis work.
Verification Ease Due to its flexibility, an FPGA can be re-programmed as
requested when a design flaw is spotted. This is extremely useful for
video projects, since algorithms for video applications usually need to be
verified over a long time period to observe long term effects. Computer
simulations are inherently slow. It could take a computer weeks of time
to simulate a video sequences lasting for only several minutes. Besides, an
FPGA platform is also highly portable compared to a computer, which
makes it more feasible to use in heterogeneous environments for system
robustness verification.
Design Facility Modern FPGAs comes with integrated IP blocks for design
ease. Most importantly, microprocessors are shipped with certain FP-
GAs, e.g. (hard Power PC and soft Microblaze processor cores on Virtex
II pro and later version of Xilinx FPGAs). This gives great benefit to
hardware/software co-design, which is essential in the presented video
surveillance project. Algorithm such as feature extraction and tracking
is more suitable for software implementation. With the facilitation of
various FPGA tools, interaction between software and hardware can be
verified easily in an FPGA platform. Minor changes in hardware/software
partitioning are easier and more viable compared to ASICs.
Minimum Effort Back-end Design The FPGA design flow eliminates the
complex and time-consuming floor planning, place and route, timing anal-
ysis, and mask/re-spin stages of the project, since the design logic is al-
ready synthesized to be placed onto an already verified, characterized
FPGA device. This will facilitate hardware designers more time to con-
centrate mainly on architecture and logic design task.
From the discussions above, FPGAs are selected as our implementation
technology due to its fair performance and all the flexibilities and facilities.
2.2 Image Sensors
An image sensor is a device that converts light intensity to an electronic signal.
They are widely used among digital cameras and other imaging devices. The
two most commonly used sensor technologies are based on Charge Coupled De-
vices (CCD) or Complementary Metal Oxide Semiconductor(CMOS) sensors.
Descriptions and comparisons of the two technologies are briefly discussed in
the following which are based on [6–8]. A summary of the two sensor types
is given in Table 2.3. Both devices are composed of a array of fundamental
light sensitive elements called photodiodes, which excite electrons (charges)
C# PDF Convert to Word SDK: Convert PDF to Word library in C#.net
the original text style (including font, size, color, links and boldness). Add necessary references This is a C# programming example for converting PDF to Word
add hyperlinks pdf file; pdf hyperlink
How to C#: Basic SDK Concept of XDoc.PDF for .NET
You may add PDF document protection functionality into your C# program. to edit hyperlink of PDF document, including editing PDF url links and quick
add links to pdf online; add links to pdf
2.2. IMAGE SENSORS
13
Table 2.3:
Image sensor technology comparisons: CCD vs. CMOS.
CCD
CMOS
Dynamic Range
High
Moderate
Speed
Moderate
High
Windowing
Limited
Extensive
Cost
High
Low
Uniformity
High
Low to moderate
System Noise
Low
High
when there is light with enough photons striking on it. In theory, the trans-
formation from photon to electron is linear so that one photon would release
one electron. In general, this is not the case in the real world. Typical image
sensors intended for digital cameras will release less than one electron. The
photodiode measures the light intensity by accumulating light incident for a
short period of time (integration time), until enough charges are gathered and
ready to be read out. While CCD and CMOS sensors are quite similar in these
basic photodiode structure, they mainly differs in the way how these charges
are processed, e.g. readout procedure, signal amplification, and AD conver-
sion. The inner structures of the two devices are illustrated in figure 2.4 and
2.5. CCD sensors read out charges in a row-wise manner: The charges on each
row are coupled to the row above, so when the charges are moved down to the
row below, new charges from the row above will fill the current position, thus
the name Coupled Charged Device. The CCD shifts one row at a time to the
readout registers, where the charges are shifted out serially through a charge-
to-voltage converter. The signal coming out of the chip is a weak analog signal,
therefore an extra off-chip amplifier and AD converter are need. In contrast,
CMOS sensors integrates separate charge-to-voltage converter, amplifier, noise
corrector and AD converter into each photosite, so the charges are directly
transformed, amplified and digitized to digital signals on each site. Row and
column decoders can also be added to select each individual pixel for readout
since it is manufactured in the same standard CMOS process as main stream
logic and memory devices.
With varied inner structures of the two sensor types, each technology has
unique strengths but also weaknesses in one area or the other, which are de-
scribed in the following:
Cost CMOS sensors in general come at a low price at system level since the
auxiliary circuits such as oscillator, timing circuits, amplifier, AD con-
verter can be integrated onto the sensor chip itself. With CCD sensors,
these functionality have to be implemented on a separate Printed Circuit
VB.NET PDF: Basic SDK Concept of XDoc.PDF
You may add PDF document protection functionality into your VB.NET program. to edit hyperlink of PDF document, including editing PDF url links and quick
pdf link; clickable pdf links
VB.NET Create PDF Library SDK to convert PDF from other file
save editable PDF with a blank page, bookmarks, links, signatures, etc. Add necessary references class programming, you can use specific APIs to create PDF file.
clickable links in pdf from word; add url pdf
14
CHAPTER 2. HARDWARE IMPLEMENTATION TECHNOLOGIES
PCB
Timing
&
Control
Oscillator
A/D
Digital Out
CCD Sensor Chip
Charge-to-Voltage
Charge coupled
Gain
Photo-Diode
between rows
One row shifted out
Figure 2.4:
Atypical CCD image sensor architecture.
Timing
&
Control
Oscillator
A/D
Digital
Output
CMOS Sensor Chip
Amplifier
Photo-Diode
Column Address Decoder
RowAddressDecoder
Figure 2.5:
Atypical CMOS image sensor architecture.
2.3. MEMORY TECHNOLOGY
15
Board (PCB) which results in a higher cost. On the chip level, although
CMOS sensor can be manufactured using a foundry process technology
that is also capable of producing other circuits in volume, the cost of the
chip is not considerable lower than a CCD. This is due to the fact that
special, lower volume, optically adapted mixed-signal process has to be
used by the requirement of good electro-optical performance [6].
Image Quality The image quality can be measured in many ways:
Noise level CMOS sensors in general have a higher level of noises due
to the extra circuits introduced. This can be compensated to some
extent by extra noise correction circuits. However this could also
increase the processing time between frames.
Uniformity CMOS sensors use separate amplifier for each pixel, the
offset and gain of which can vary due to wafer process variations.
As a result, the same light intensity will be interpreted as different
value. CCD sensor with an off-chip amplifier for every pixel, excel
in uniformity.
Light Sensitivity CMOS sensors are less sensitive to light due to the
fact that part of each pixel site are not used for sensing light but for
processing. The percentage of a pixel used for light sensing is called
fill factor, which is shown in figure 2.2. In general, CCD sensors
have a fill factor of 100% while CMOS sensor has much less, e.g.
30%−60% [9]. Possibly, such a drawback can be partially solved by
adjusting integration time of each pixel.
Speed and Power In general, a CMOS sensor is faster and consumes lower
power compared to a CCD. Moving auxiliary circuits on chip, parasitic
capacitance is reduced, which increase the speed at the same time con-
sumes less power.
Windowing The extra row and column decoders in CMOS sensors enable data
reading out from arbitrary positions. This could be useful if only portion
of the pixel array is of interest. Reading out data with using different
resolution is made easy on CMOS sensor without having to discard pixels
outside the active window as compared to a CCD sensor.
2.3 Memory Technology
As a deduction from Moore’s law, the performance of processors is increasing
roughly 60% each year due to the technology scaling. This is never the case
for memory chips. In terms of access time, memory performance have only
16
CHAPTER 2. HARDWARE IMPLEMENTATION TECHNOLOGIES
Light detection
Area
Peripheral
Circuits
Figure 2.6:
Fill factor refers to the percentage of a photosite that is
sensitive to light. If circuits cover 25% of each photosite, the sensor is
said to have a fill factor of 75%. The higher the fill factor, the more
sensitive the sensor.
managed to increase by less than 10% per year [10, 11]. The performance gap
between processors and memories has already become a bottle neck of today’s
hardware system design. With different increase rate, the situation will get even
worse in the future until it reaches a point where further increase in processor
speed yield little or no performance boost for the whole system, a phenomenon
that is called ”hitting the memory wall” from the most cited article [12] by W.
Wulf et al. on processor memory gap. The traditional way of bridging the gap
is by introducing a hierarchical level of caches, while many new approaches are
under investigation e.g. [13–15]. In order for better understanding of memory
issues today, topics regarding memory technology are given in the following
section.
In general, memory technology can be categorized into two types, namely
Read Only Memory (ROM) and Random Access Memory (RAM). Due to its
read only nature, a ROM is generally made up of a hardwired architecture
where a transistor is placed on a memory cell depending on intended content
of the cell. The use of a ROM is limited to store fixed information, e.g. look-
up table, micro-codes. Many variant technology exists to provide at least one
time programmability, e.g. PROM, EPROM, EEPROM and FLASH. RAMs on
the other hand with both read and write access are widely used in hardware.
Basically, RAMs consists of two types: Static RAM (SRAM) and Dynamic
RAM (DRAM). A typical 6 transistor SRAM cell is shown in figure 2.7, while
a1 transistor and a 3 transistor DRAM cells are shown in figure 2.8.
2.3. MEMORY TECHNOLOGY
17
WL
BL
BL
V
DD
Figure 2.7:
An SRAM cell architecture with 6 transistors.
WW L
RW L
BL1
BL2
C
S
(a) A 3 transistor DRAM cell structure
C
S
BL
WL
C
BL
(b) A 1 transistor DRAM cell struc-
ture
Figure 2.8:
DRAM cell architectures with 1 or 3 transistors.
18
CHAPTER 2. HARDWARE IMPLEMENTATION TECHNOLOGIES
From the figure, static RAM holds its data in a positive feedback loop
with two cascaded inverters. The value will be stored for as long as power is
supplied to the circuit. This is in contrast to DRAM, which holds its value on a
capacitor. Due to the leakage, the charge on the capacitor will disappear after
aperiod of time. To be able keep the value, the capacitor has to be refreshed
constantly. With their respective strengths and weaknesses incurred by their
inner structures, SRAMs and DRAMs are used in quite different applications.
Abrief comparison is made on the two technologies in the following:
Density Each DRAM cell is made up of fewer transistors compared to a SRAM
cell, which makes it possible to integrate much more memory cells given
the same chip area. Due to the same reason, the cost of DRAMs is much
lower.
Speed In general, DRAMs are relatively slow compared to SRAMs. One rea-
son for this is that its high density structure leads to large cell arrays with
high word and bit line capacitance. Another reason lies on its compli-
cated read and write cycle with latencies. With its capacity, the address
signals are multiplexed into row and column due to limited number of
pins, potentially degrading performance. Furthermore, DRAMs needs to
be refreshed constantly, during which period no read and write accesses
are possible.
Special IC process Integrating denser cells requires modifications in the man-
ufacturing process [16], which makes DRAMs difficult to integrate with
standard logic circuits. In general, DRAMs are manufactured in separate
chips.
From these properties, DRAMs are generally used as system memory placed
off-chip due to its density and cost, while SRAMs is placed on-chip with stan-
dard logic circuits, working as L1 and L2 caches due to its speed and ease of
integration.
2.3.1 Synchronous DRAM
To overcome the shortcomings existing in traditional DRAMs, new technologies
have evolved over years, e.g. Fast Page Mode DRAM (FPM), Extended Data
Out DRAM (EDO) and Synchronous DRAM (SDRAM). A good overview can
be found from many sources, e.g. [17, 18]. SDRAM gains its popularity by
several reasons:
• By introducing clock signals, memory buses are made synchronous to
processors. As a result, the commands to be issued to the memories
are put in pipelines, so that new operation is executed without waiting
Documents you may be interested
Documents you may be interested